一种低压低功耗CMOS折叠_共源共栅运算放大器的设计

采用折叠式结构的两级全差分运算放大器的设计

目录 1. 设计指标 (1) 2. 运算放大器主体结构的选择 (1) 3. 共模反馈电路（CMFB）的选择 (1) 4. 运算放大器设计策略 (2) 5. 手工设计过程 (2) 5.1 运算放大器参数的确定 (2) 5.1.1 补偿电容Cc和调零电阻的确定 (2) 5.1.2 确定输入级尾电流I0的大小和M0的宽长比 (3) 5.1.3 确定M1和M2的宽长比 (3) 5.1.4确定M5、M6的宽长比 (3) 5.1.5 确定M7、M8、M9和M10宽长比 (3) 5.1.6 确定M3和M4宽长比 (3) 5.1.7 确定M11、M12、M13和M14的宽长比 (4) 5.1.8 确定偏置电压 (4) 5.2 CMFB参数的确定 (4) 6. HSPICE仿真 (5) 6.1 直流参数仿真 (5) 6.1.1共模输入电压范围（ICMR） (5) 6.1.2 输出电压范围测试 (6) 6.2 交流参数仿真 (6) 6.2.1 开环增益、增益带宽积、相位裕度、增益裕度的仿真 (6) 6.2.2 共模抑制比（CMRR）的仿真 (7) 6.2.3电源抑制比（PSRR）的仿真 (8) 6.2.4输出阻抗仿真 (9) 6.3瞬态参数仿真 (10) 6.3.1 转换速率（SR） (10) 6.3.2 输入正弦信号的仿真 (11) 7. 设计总结 (11) 附录（整体电路的网表文件） (12)

采用折叠式结构的两级全差分运算放大器的设计 1. 设计指标 5000/ 2.5 2.551010/21~22v DD SS L out dias A V V V V V V GB MHz C pF SR V s V V ICMR V P mW μ>==?== >=±=?≤的范围 2. 运算放大器主体结构的选择 图1 折叠式共源共栅两级运算放大器 运算放大器有很多种结构，按照不同的标准有不同的分类。从电路结构来看, 有套筒 式共源共栅、折叠式共源共栅、增益提高式和一般的两级运算放大器等。本设计采用的是如图1所示的折叠式共源共栅两级运算放大器，采用折叠式结构可以获得很高的共模输入电压范围，与套筒式的结构相比，可以获得更大的输出电压摆幅。 由于折叠式共源共栅放大器输出电压增益没有套筒式结构电压增益那么高，因此为了得到更高的增益，本设计采用了两级运放结构，第一级由M0-M10构成折叠式共源共栅结构，第二级由M11-M14构成共源级结构，既可以提高电压的增益，又可以获得比第一级更高的输出电压摆幅。 为了保证运放在闭环状态下能稳定的工作，本设计通过米勒补偿电容Cc 和调零电阻Rz 对运放进行补偿，提高相位裕量！ 另外，本文设计的是全差分运算放大器，与单端输出的运算放大器相比较，可以获得更高的共模抑制比，避免镜像极点及输出电压摆幅。 3. 共模反馈电路（CMFB ）的选择 由于采用的是高增益的全差分结构，输出共模电平对器件的特性和失配相当敏感，而且不能通过差动反馈来达到稳定，因此，必须增加共模反馈电路（CMFB ）来检测两个输出端

低压低功耗CMOS微电容式传感器数字型接口电路研究-

第２８卷第２期２０１５年２月传感技术学报 ＣＨＩＮＥＳＥＪＯＵＲＮＡＬＯＦＳＥＮＳＯＲＳＡＮＤＡＣＴＵＡＴＯＲＳＶｏｌ ２８一Ｎｏ ２Ｆｅｂ.２０１５ 项目来源:宁波市自然基金项目(２０１３Ａ６１００１０?２０１３Ａ６１０００８)?浙江省自然基金项目(ＬＹ１４Ｆ０４０００２) 收稿日期:２０１４－０７－０３一一修改日期:２０１４－１１－２８ＲｅｓｅａｒｃｈｏｎＤｉｇｉｔａｌＩｎｔｅｒｆａｃｅＣｉｒｃｕｉｔｆｏｒＣＭＯＳＭｉｃｒｏ￣ＣａｐａｃｉｔｉｖｅＳｅｎｓｏｒ ｗｉｔｈＬｏｗ￣ＶｏｌｔａｇｅＳｕｐｐｌｙａｎｄＬｏｗ￣ＰｏｗｅｒＣｏｎｓｕｍｐｔｉｏｎ? ＷＡＮＧＹａｎｇ１?ＣＨＥＮＪｕｎｎｉｎｇ２??ＨＵＪｉａｎｇ１?ＺＨＡＮＧＱｉａｏｗｅｎ２ (１.ＤｅｐａｒｔｍｅｎｔｏｆＥｌｅｃｔｒｏｎｉｃｓａｎｄＩｎｆｏｒｍａｔｉｏｎ?ＺｈｅｊｉａｎｇＷａｎｌｉＵｎｉｖｅｒｓｉｔｙ?Ｎｉｎｇｂｏ３１５１００?Ｃｈｉｎａ?２.ＤｅｐａｒｔｍｅｎｔｏｆＥｌｅｃｔｒｏｎｉｃＳｃｉｅｎｃｅａｎｄＴｅｃｈｎｏｌｏｇｙ?ＡｎｈｕｉＵｎｉｖｅｒｓｉｔｙ?Ｈｅｆｅｉ２３００３９?Ｃｈｉｎａ) Ａｂｓｔｒａｃｔ:Ｉｎｖｉｅｗｏｆｔｈｅｒｅｑｕｉｒｅｍｅｎｔｓｏｆｌｏｗｖｏｌｔａｇｅａｎｄｌｏｗ￣ｐｏｗｅｒｃｏｎｓｕｍｐｔｉｏｎｆｏｒｐｏｒｔａｂｌｅａｎｄｗｉｒｅｌｅｓｓｄｅｖｉｃｅｓ?ａｎｅｗｌｏｗ￣ｖｏｌｔａｇｅａｎｄｌｏｗ￣ｐｏｗｅｒｉｎｔｅｒｆａｃｅｃｉｒｃｕｉｔｆｏｒＣＭＯＳｍｉｃｒｏ￣ｃａｐａｃｉｔｉｖｅｓｅｎｓｏｒｉｓｄｅｓｉｇｎｅｄｂａｓｅｄｏｎｔｈｅＴＳＭＣ０.１８μｍＣＭＯＳｔｅｃｈｎｏｌｏｇｙ?ｗｈｅｒｅｔｈｅｓｅｎｓｉｔｉｖｅｃａｐａｃｉｔｏｒ?ｔｈｅｒｅｆｅｒｅｎｃｅｃａｐａｃｉｔｏｒａｎｄｔｈｅｉｎｔｅｒｆａｃｅｃｉｒｃｕｉｔｉｔｓｅｌｆａｒｅｉｎｔｅｇｒａｔｅｄｏｎａｓｉｎｇｌｅｃｈｉｐ.Ｔｈｅｉｎｔｅｒｆａｃｅｃｉｒｃｕｉｔｃａｎｃｏｎｖｅｒｔｔｈｅｖａｒｉａｔｉｏｎｏｆｃａｐａｃｉｔａｎｃｅ?ｗｈｉｃｈｉｓｓｅｎｓｉｔｉｖｅｔｏｈｕ￣ｍｉｄｉｔｙ?ｉｎｔｏｔｈｅｗｉｄｔｈｃｈａｎｇｅｏｆｓｑｕａｒｅｐｕｌｓｅｌｉｎｅａｒｌｙａｎｄｏｕｔｐｕｔｄｉｇｉｔａｌｖａｌｕｅｓｄｉｒｅｃｔｌｙ.Ｓｉｍｕｌａｔｉｏｎｒｅｓｕｌｔｓｄｅｍｏｎ￣ｓｔｒａｔｅｔｈａｔｔｈｅｐｏｗｅｒｃｏｎｓｕｍｐｔｉｏｎｉｓｏｎｌｙ１.９５ｍＷａｎｄｔｈｅｃｏｎｖｅｒｓｉｏｎｓｅｎｓｉｔｉｖｉｔｙｃａｎｒｕｎｕｐｔｏ４.３８μｓ/ｐＦａｔａｓｕｐｐｌｙｖｏｌｔａｇｅｏｆ１.５Ｖ.Ｃｏｍｐａｒｉｎｇｗｉｔｈｔｈｅｅｘｉｓｔｉｎｇｓｉｍｉｌａｒｉｎｔｅｒｆａｃｅｃｉｒｃｕｉｔｓ?ｏｕｒｓｈａｓｔｈｅｍｅｒｉｔｓｏｆｇｏｏｄｃｏｎｖｅｒｓｉｏｎ ｌｉｎｅａｒｉｔｙ?ｌｏｗｃａｐａｃｉｔａｎｃｅｍｉｓｍａｔｃｈ?ｉｎｓｅｎｓｉｔｉｖｅｔｏｔｈｅｃｈａｎｇｅｏｆｔｅｍｐｅｒａｔｕｒｅａｎｄｐｒｏｃｅｓｓｃｏｒｎｅｒ?ｅｔｃ.Ｋｅｙｗｏｒｄｓ:ｍｉｃｒｏ￣ｃａｐａｃｉｔｉｖｅｓｅｎｓｏｒ?ｉｎｔｅｒｆａｃｅｃｉｒｃｕｉｔ?ｐｕｌｓｅｗｉｄｔｈ?ｌｏｗ￣ｖｏｌｔａｇｅｌｏｗ￣ｐｏｗｅｒ?ｒｅｌａｔｉｖｅｈｕｍｉｄｉｔｙＥＥＡＣＣ:７２３０一一一一ｄｏｉ:１０.３９６９/ｊ.ｉｓｓｎ.１００４－１６９９.２０１５.０２.００９低压低功耗ＣＭＯＳ微电容式传感 器数字型接口电路研究? 王一阳１?陈军宁２??胡一江１?张巧文１ (１.浙江万里学院电子信息学院?浙江宁波３１５１００?２.安徽大学电子科学与技术学院?合肥２３００３９) 摘一要:针对便携二无线设备的低电压二低功耗需求?基于ＴＳＭＣ０.１８μｍＣＭＯＳ工艺设计提出一种面向ＣＭＯＳ微电容式传感器的接口转换电路?将敏感电容二参考电容与接口电路集成于同一芯片?可以将对湿度敏感的电容变化量线性转换为方波脉冲信号的宽度?并直接输出数字信号?实验仿真结果显示在１.５Ｖ电源供压下电路消耗的功耗仅为１.９５ｍＷ?转换分辨率达到４.３８μｓ/ｐＦ?与同类接口电路相比具有线性度好二有效减少电容间失配和对温度与工艺角变化不敏感等优点? 关键词:微电容式传感器?接口电路?脉冲宽度?低压低功耗?相对湿度 中图分类号:ＴＰ２１２一一一一文献标识码:Ａ一一一一文章编号:１００４－１６９９(２０１５)０２－０１９８－０７ 一一随着微电子与微机电工艺的发展?将微电子机 械系统ＭＥＭＳ(Ｍｉｃｒｏ￣ＥｌｅｃｔｒｏＭｅｃｈａｎｉｃａｌＳｙｓｔｅｍｓ)与互补式金属半导体ＣＭＯＳ(ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌＯｘｉｄｅＳｉｌｉｃｏｎ)技术相结合以实现传感器的集成化二微型化二智能化成为了传感器设计技术领域的研究热点[１－２]?例如?现今手机中的加速度传感器二导航 定位仪器中的陀螺仪二检测人体机能指标的生物芯片等皆是利用该技术设计实现的新型传感器[３]? 在对ＣＭＯＳ￣ＭＥＭＳ微传感器研究中?集成电容式传感器由于具有对外界环境变化不敏感二工艺简单二制程兼容性好等诸多优点而受到普遍关注?但其电容值通常随外界物理量的变化而改变极小?导 致难以感测?因此?许多学者对ＣＭＯＳ￣ＭＥＭＳ电容 式传感器的接口电路进行了研究与设计?并取得了 诸多进展?如?Ｋｕｌａｈ二Ｓｅｒａｊｉ等人基于开关电容原 理?将敏感电容变化量转换为电压变化量?并采用相 关双采样技术以消除电路失调二电荷注入和低频噪 声的影响[４－５]?Ｇｈａｆａｒ￣Ｚａｄｅｈ等人基于电荷测量原

差分运算放大器基本知识

一．差分信号的特点： 图1 差分信号 1.差分信号是一对幅度相同，相位相反的信号。差分信号会以一个共模信号 V ocm 为中心，如图1所示。差分信号包含差模信号和公模信号两个部分， 差模与公模的定义分别为：Vdiff=(V out+-V out- )/2，Vocm=(V out+ +V out- )/2。 2.差分信号的摆幅是单端信号的两倍。如图1，绿色表示的是单端信号的摆 幅，而蓝色表示的是差分信号的摆幅。所以在同样电源电压供电条件下，使用差分信号增大了系统的动态范围。 3.差分信号可以抑制共模噪声，提高系统的信噪比。In a differential system, keeping the transport wires as close as possible to one another makes the noise coupled into the conductors appear as a common-mode voltage. Noise that is common to the power supplies will also appear as a common-mode voltage. Since the differential amplifier rejects common-mode voltages, the system is more immune to external noise. 4.差分信号可以抑制偶次谐波，提高系统的总谐波失真性能。 Differential systems provide increased immunity to external noise, reduced even-order harmonics, and twice the dynamic range when compared to signal-ended system. 二．分析差分放大器电路 图2.差分放大器电路分析图

全差分运算放大器设计

全差分运算放大器设计 岳生生（200403020126） 一、设计指标 以上华0.6um CMOS 工艺设计一个全差分运算放大器，设计指标如下： ?直流增益：>80dB ?单位增益带宽：>50MHz ?负载电容：＝5pF ?相位裕量：>60度 ?增益裕量：>12dB ?差分压摆率：>200V/us ?共模电压：2.5V (VDD=5V) ?差分输入摆幅：>±4V 二、运放结构选择

运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的,DSAT N V 之和小于0.5V ，输出端的所有PMOS 管的,DSAT P V 之和也必须小于0.5V 。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该 要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 三、性能指标分析 1、 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 11 1357 113 51 3 57 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=-+ 第二级增益 9 2 2 9112 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=- + 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r = = ≥++ 2、 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ：

差分编码器设计和高频小信号放大器的设计

专业课程设计任务书 第一周课题（四选一） 1．1M调幅接收机设计 要求：中心频率f0=1MHz，低频信号频率f m=10kHz。 2．锁相频率合成器设计 要求：锁相环使用C4046芯片，频率范围为10k~100k，步进10k。 3．LC低通滤波器设计 要求：设计一五阶Butterworth低通滤波器，截止频率为1.6MHz，输入、输出阻抗为50Ω 4．差分编码器（码发生器和编码器）设计 要求：码发生器输出一n=4的m序列伪码，码元传输速率10kB 第二周课题（三选一） 5．FSK调制解调系统设计 要求：码元传输速率1kB，载波频率分别为300kHz和600kHz 6．高频小信号放大器设计 要求：中心频率f0=1MHz，通频带30kHz<2Δf0.7<50kHz，电压增益不低于15dB 7．高频LC振荡电路设计制作 要求：（1）设计一个LC正弦波振荡电路 （2）电路采用单电源12V （3）可采用考毕兹，克拉波或西勒振荡器电路稳定输出频率 （4）振荡频率在1-2MHz连续可调 （5）在频率范围内输出峰峰值大于4V且无明显失真

课题一 课程设计报告内容索引 内容页码 1、课程设计题目 (5) 2、主要技术指标（电路功能及其精度等） (5) 3、方案论证及选择 (5) 4、系统组成框图 (8) 5、单元电路设计及说明 (9) 6、总体电路图 (10) 7、元器件列表 (10) 8、总结 (10) 9、参考文献 (11)

一、课程设计题目 差分编码器设计 要求：码发生器输出N=4的序列伪码，码元传输速率10KB 二、主要技术指标 1、码发生器输出n=4的序列伪码 2、码元传输速率为10KB 三、方案论证及选择 方案一 1基本原理： DQPSK（Differential QuadriPhase-Shift Keying，差分四相正交相移健控）是在QPSK（四相正交绝对调相）的基础上作的改进，它克服了QPSK信号载波的相位模糊问题，用相邻码元之间载波相位的相对变化来表示两位二进制数字信息。常用的DQPSK系统的方框图如图1所示，信息源来的信码先通过串/并变换电路分成两路并行二进制信号，再送入差分编码器实现两路二进制（即四进制）的差分编码。由于格雷码有其自身的优点，即判决接收到一个信号码元时，如发生错误，最容易判为它相邻的信号码元，即最多错一比特，所以送入QPSK四相绝对调制器要用格雷码。由于差分编码器是对自然二进制作差分编码，所以要在差分编码器和QPSK调制器之间做一个二－格变换电路，把双比特自然二进制码变换为双比特格雷码，再输入QPSK调制器。

低功耗CMOS电路设计

低功耗CMOS电路设计——逻辑设计与CAD工具 主编：Christian Piguet SoC要求在高层次开始低功耗优化，在系统级依赖于应用需求，调整维度包括模块划分、执行步骤、复杂度、数据传递、位置、缓存、分布/集中式存储等…… 微电子发展瓶颈 工艺尺寸缩小走向末端； 碳纳米、量子点、单电子器件、分子开关、自旋晶体管起步困难； 晶体管性能与功耗难两全，妥协做法——分类：高性能、低工作功耗、低静态功耗； 微电子进入纳电子阶段 光互连技术（1-1、1-n广播、n-n多波长互连） 光接收、光传输、与CMOS工艺兼容 波导损耗（源-波导耦合损耗、矩形/直线损耗、弯曲损耗、Y耦合损耗、波导-接收耦合损耗） 平坦频率响应（衰减不受频率影响）、抗串扰、无中继器 深亚微米设计模型 电流模型 最大开关电流、输入范围块/慢 性能度量：转换时间、工艺、电压、温度敏感、延时、短路功耗 标准单元库 逻辑电路和标准单元 低功耗标准单元库：门控时钟，基于分支减少寄生逻辑 面向特定应用的低功耗标准单元库：自定时设计的muller结构、密码应用的功耗隐藏、SEU容错设计（时序冗余） 低功耗高速动态逻辑 单相时钟（TSPC）锁存器和触发器，差分时钟锁存器和触发器 高通量CMOS技术：TSPC流水线、TSPC双流水、时钟与数据预充电（CDPD） 快速CMOS功能电路：除法器、纹波计数器、同步计数器、非二进制分频/预分频、加法器/累加器、位串比较器/分类器 低功耗运算器 加法器、乘法器/平方、除法/平方根、浮点、指数 降低动态功耗 电路结构并行化（利用低电压优势）、存储单元并行化（异步交叉读写）、移位寄存器并行化（降低移位频率）、串并转换、LFSR 多电平、低摆幅 预计算、门控时钟 路径平衡、电路分解、逻辑网络规划 低功耗设计硬件描述语言 可编程金属延迟单元、时钟门控 毛刺控制：流水线、延迟平衡、功能重排

全差分套筒式运算放大器设计

全差分套筒式运算放大器设计 1、设计内容 本设计基于经典的全差分套筒式结构设计了一个高增益运算放大器，采用镜像电流源作为偏置。为了获得更大的输出摆幅及差模增益，电路采用了共模反馈及二级放大电路。 本设计所用到的器件均采用SMIC 0.18μm的工艺库。 2、设计要求及工艺参数 本设计要实现的各项指标和相关的工艺参数如表1和表2所示：

3、放大器设计 3.1 全差分套筒式放大器拓扑结构与实际电路 图1 全差分套筒式放大器拓扑结构 图2 最终电路图

3.2 设计过程 在图1中，Mb1和M9组成的恒流源为差放提供恒流源偏置，且M1，M2完全一样，即两管子所有参数均相同。Mb2、M7和M8构成了镜像电流源，M5、M6和M7、M8构成了共源共栅电流源，M1、M2、M3、M4构成了共源共栅结构，可以显著提高输出阻抗，提高放大倍数（把M3的输出阻抗提高至原来的（gm3 + gmb3）ro2倍。但同时降低了输出电压摆幅。为了提高摆幅，控制增益，在套筒式差分放大器输出端增加二级放大。 本设计中功率上限为10mW，可以给一级放大电路分配3mA的电流。设计要求摆幅为3V，所以图1中M1、M3、M5、M9的过驱动电压之和不大于1.8-3/2=0.3V。我们可以平均分配每个管子的过驱动电压。根据漏电计算流公式(1)（考虑沟道长度调制效应），可以计算出每个管子的宽长比。 I D=1 2μn C ox W L (V GS?V TH)2(1+λV DS)(1) 其中，C ox等于ε/t ox，μn和t ox可以从工艺库中查找。 4、仿真结果 经过调试优化之后的仿真结果如以下各图所示： 图3 增益及相位裕度 从图中可以看出，本设计的低频增益达到了74.25dB，达到了预期要求。3dB 带宽为35kHz左右，比较小，可见设计还有改进的余地。 当CL为2pF时，相位裕度： PM=180°+∠βH(ω)=180°?125.5°=54.5° 电源电压为1.8V时，输出摆幅如下图所示，达到了3V。

全差分运算放大器设计

全差分运算放大器设计 岳生生（0126） 一、设计指标 以上华CMOS 工艺设计一个全差分运算放大器，设计指标如下： 直流增益：>80dB 单位增益带宽：>50MHz 负载电容：＝5pF 相位裕量：>60度 增益裕量：>12dB 差分压摆率：>200V/us 共模电压：(VDD=5V) 差分输入摆幅：>±4V 运放结构选择

运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的 ,DSAT N V 之和小于，输出端的所有PMOS 管的 ,DSAT P V 之和也必须小于。对于单 级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 性能指标分析 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 1 1 1 3 5 7 1 1 3 5 1 3 5 7 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=- +P 第二级增益9 2 2 9 11 2 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=-+P 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r == ≥++ 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ： 1）、输入级： max 1max |2| Cc out DS C C d SR dt I v I C C = = = 单位增益带宽1m u C g C ω= ，可以得到 1m C u g C ω =

电流镜负载的差分放大器设计概要

电流镜负载的差分放大器设计 摘要 在对单极放大器与差动放大器的电路中，电流源起一个大电阻的作用，但不消耗过多的电压余度。而且，工作在饱和区的MOS器件可以当作一个电流源。 在模拟电路中，电流源的设计是基于对基准电流的“复制”，前提是已经存在一个精确的电流源可以利用。但是，这一方法可能引起一个无休止的循环。一个相对比较复杂的电路被用来产生一个稳定的基准电流，这个基准电流再被复制，从而得到系统中很多电流源。而电流镜的作用就是精确地复制电流而不受工艺和温度的影响。在典型的电流镜中差动对的尾电流源通过一个NMOS镜像来偏置，负载电流源通过一个PMOS镜像来偏置。电流镜中的所有晶体管通常都采用相同的栅长，以减小由于边缘扩散所产生的误差。而且，短沟器件的阈值电压对沟道长度有一定的依赖性。因此，电流值之比只能通过调节晶体管的宽度来实现。而本题就是利用这一原理来实现的。

一、设计目标（题目） (3) 二、相关背景知识 (4) 1、单个MOSTFET的主要参数包括： (4) 三、设计过程 (5) 1、电路结构 (5) 2、主要电路参数的手工推导 (6) 3、参数验证（手工推导） (7) 四、电路仿真 (7) 1、NMOS特性仿真及参数推导 (7) 2、PMOS特性仿真及参数推导 (10) 3、最小共模输入电压仿真 (12) 4、电流镜负载的差分放大器特性仿真及参数推导 (14) 五、性能指标对比 (18) 六、心得 (18)

一、设计目标（题目） 电流镜负载的差分放大器 设计一款差分放大器，要求满足性能指标： ● 负载电容pF C L 1= ● V VDD 5= ● 对管的m 取4的倍数 ● 低频开环增益>100 ● GBW(增益带宽积)>30MHz ● 输入共模范围>3V ● 功耗、面积尽量小 参考电路图如下图所示 设计步骤： 1、仿真单个MOS 的特性，得到某W/L 下的MOS 管的小信号输出电阻和跨导。 2、根据上述仿真得到的器件特性，推导上述电路中的器件参数。 3、手工推导上述尺寸下的差分级放大器的直流工作点、小信号增益、带宽、输入共模范围。

常用低电压低功耗COMS运放型号表

AD824 JFET输入,单电源,低电压,低功耗,精密四运算放大器MC33171 单电源,低电压,低功耗运算放大器AD826 低功耗,宽带,高速双运算放大器MC33172 单电源,低电压,低功耗双运算放大器 AD827 低功耗,高速双运算放大器MC33174 单电源,低电压,低功耗四运算放大器 AD828 低功耗,宽带,高速双运算放大器MC33178 大电流,低功耗,低噪音双运算放大器 AD844 电流反馈型,宽带,高速运算放大器MC33179 大电流,低功耗,低噪音四运算放大器 AD846 电流反馈型,高速,精密运算放大器MC33181 JFET输入,低功耗运算放大器 AD847 低功耗,高速运算放大器MC33182 JFET输入,低功耗双运算放大器 AD8531 COMS单电源,低功耗,高速运算放大器MC33184 JFET输入,低功耗四运算放大器 AD8532 COMS单电源,低功耗,高速双运算放大器MC33201 单电源,大电流,低电压运算放大器 AD8534 COMS单电源,低功耗,高速四运算放大器MC33202 单电源,大电流,低电压双运算放大器 AD9617 低失真，电流反馈型,宽带,高速,精密运算放大器MC33204 单电源,大电流,低电压四运算放大器AD9631 低失真，宽带,高速运算放大器MC33272 单电源,低电压,高速双运算放大器 AD9632 低失真，宽带,高速运算放大器MC33274 单电源,低电压,高速四运算放大器 AN6550 低电压双运算放大器MC33282 JFET输入,宽带,高速双运算放大器 AN6567 大电流,单电源双运算放大器MC33284 JFET输入,宽带,高速四运算放大器 AN6568 大电流,单电源双运算放大器MC33502 BIMOS,单电源,大电流,低电压,双运算放大器 BA718 单电源,低功耗双运算放大器MC34071A 单电源,高速运算放大器 BA728 单电源,低功耗双运算放大器MC34072A 单电源,高速双运算放大器 CA5160 BIMOS,单电源,低功耗运算放大器MC34074A 单电源,高速四运算放大器 CA5260 BIMOS,单电源双运算放大器MC34081 JFET输入,宽带,高速运算放大器 CA5420 BIMOS,单电源,低电压,低功耗运算放大器MC34082 JFET输入,宽带,高速双运算放大器 CA5470 BIMOS单电源四运算放大器MC34084 JFET输入,宽带,高速四运算放大器 CLC400 电流反馈型,宽带,高速运算放大器MC34181 JFET输入,低功耗运算放大器 CLC406 电流反馈型,低功耗,宽带,高速运算放大器MC34182 JFET输入,低功耗双运算放大器 CLC410 电流反馈型,高速运算放大器MC34184 JFET输入,低功耗四运算放大器 CLC415 电流反馈型,宽带,高速四运算放大器MC35071A 单电源,高速运算放大器 CLC449 电流反馈型,宽带,高速运算放大器MC35072A 单电源,高速双运算放大器 CLC450 电流反馈型,单电源,低功耗,宽带,高速运算放大器MC35074A 单电源,高速四运算放大器 CLC452 单电源,电流反馈型,大电流,低功耗,宽带,高速运算放大器MC35081 JFET输入,宽带,高速运算放大器 CLC505 电流反馈型,高速运算放大器MC35082 JFET输入,宽带,高速双运算放大器 EL2030 电流反馈型,宽带,高速运算放大器MC35084 JFET输入,宽带,高速四运算放大器 EL2030C 电流反馈型,宽带,高速运算放大器MC35171 单电源,低电压,低功耗运算放大器 EL2044C 单电源,低功耗,高速运算放大器MC35172 单电源,低电压,低功耗双运算放大器 EL2070 电流反馈型,宽带,高速运算放大器MC35174 单电源,低电压,低功耗四运算放大器 EL2070C 电流反馈型,宽带,高速运算放大器MC35181 JFET输入,低功耗运算放大器 EL2071C 电流反馈型,宽带,高速运算放大器MC35182 JFET输入,低功耗双运算放大器 EL2073 宽带,高速运算放大器MC35184 JFET输入,低功耗四运算放大器 EL2073C 宽带,高速运算放大器MM6558 低电压,低失调电压,精密双运算放大器 EL2130C 电流反馈型,宽带,高速运算放大器MM6559 低电压,低失调电压,精密双运算放大器 EL2150C 单电源,宽带,高速运算放大器MM6560 低电压,低失调电压,精密双运算放大器 EL2160C 电流反馈型,宽带,高速运算放大器MM6561 低功耗,低电压,低失调电压,精密双运算放大器 EL2165C 电流反馈型,宽带,高速,精密运算放大器MM6564 单电源,低电压,低功耗,低失调电压,精密双运

差分放大器设计

第4节 差分放大器设计 [学习要求] 掌握差分放大器的主要特性参数及其测试方法；学会设计具有恒流源的差分放大器及电路的调试技术。 [重点与难点] 重点：差分放大器的传输特性及差模特性。 难点：恒流源的镜像电流；输入输出信号的连接方式对性能的影响。 [理论内容] 一、具有恒流源的差分放大器 具有恒流源的差分放大器，应用十分广泛。特别是在模拟集成电路中，常作为输入级或中间放大级，电路如图1所示。其中，T 1、T 2称为差分对管，常采用双三极管如5G921或BG319等，它与电阻R Bl 、R B2、R Cl 、R C2及电位器RP 共同组成差分放大器的基本电路。T 3、T 4与电阻R E3、R E4、R 共同组成恒流源电路，为差分对管的射极提供恒定电流。均压电阻R 0I 1、R 2给差分放大器提供对称差模输入信号。晶体管T 1与T 2、T 3与T 4的特性应相同，电路参数应完全对称，改变RP 可调整电路的对称性。由于电路的这种对称性结构特点及恒流源的作用，无论是温度的变化，还是电源的波动(称之为共模信号)，对T 1、T 2两管的影响都是一样的。因此，差分放大器能有效地抑制零点漂移。 图1具有恒流源的差分放大器 1、输入输出信号的连接方式

如图1所示，差分放大器的输入信号与输出信号可以有4种不同的连接方 .id V . od V 式： ·双端输入—双端输出连接方式为①—A'—A ，②—B'—B ；③—C ，④—D 。 ·双端输入—单端输出连接方式为①—A'—A ，②—B'—B ；③、④分别接一电阻 RL 到地。 ·单端输入—双端输出连接方式为①—A ，②—B —地：③—C ，④—D 。 ·单端输入—单端输出连接方式为①—A ，②—B —地：③、④分别接一电阻R L 到地。 连接方式不同，电路的特性参数有所不同。 2、静态工作点的计算 静态时，差分放大器的输入端不加信号。对于恒流源电路的电流值 .id V 0 4444422I I I I I I I Q C Q C Q C Q C Q B R ≈≈+=+=β （1） 故称为0I R I 的镜像电流，其表达式为 407.0E EE R R R V V I I +??== （2） 上式表明，恒定电流主要由电源电压0I EE V ?及电阻R 、4E R 决定 对于差分对管T1、T2组成的对称电路，则有 2021I I I Q C Q C == （3） 21 01121C CC C Q C CC Q C Q C R I V R I V V V ?=?== （4） {}(){}mA I mV mA I mV r mA mA E be ?++?=?++?=226130026)1(3000ββ （5） 可见差分放大器的静态工作点，主要由恒流 源电流的大小决定 0I 二、主要特性参数及其测试方法 1、传输特性 传输特性是指差分放大器在差模信号输

全差分运算放大器设计说明

全差分运算放大器设计 岳生生（6） 一、设计指标 以上华0.6um CMOS 工艺设计一个全差分运算放大器，设计指标如下： ?直流增益：>80dB ?单位增益带宽：>50MHz ?负载电容：＝5pF ?相位裕量：>60度 ?增益裕量：>12dB ?差分压摆率：>200V/us ?共模电压：2.5V (VDD=5V) ?差分输入摆幅：>±4V 二、运放结构选择

运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的,DSAT N V 之和小于0.5V ，输出端的所有PMOS 管的 ,DSAT P V 之和也必须小于0.5V 。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该 要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 三、性能指标分析 1、 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 11135711 3 5 1 3 5 7 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=- +P 第二级增益 9 2 291129 9 11 ()m o o o m m o o g g G A R r r g g =-=-=- +P 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r == ≥++ 2、 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ：

差分放大器设计的实验报告

设计课题 设计一个具有恒流偏置的单端输入-单端输出差分放大器。 学校：延安大学

一： 已知条件 正负电源电压V V V V EE cc 12,12-=-+=+；负载Ω=k R L 20；输入差 模信号mV V id 20=。 二：性能指标要求 差模输入电阻Ω>k R id 10；差模电压增益15≥vd A ；共模抑制 比dB K CMR 50>。 三：方案设计及论证 方案一：

方案二

方案论证： 在放大电路中，任何元件参数的变化，都将产生输出电压的漂移，由温度变化所引起的半导体参数的变化是产生零点漂移的主要原因。采用特性相同的管子使它们产生的温漂相互抵消，故构成差分放大电路。差分放大电路的基本性能是放大差模信号，抑制共模信号好，采用恒流源代替稳流电阻，从而尽可能的提高共模抑制比。 论证方案一：用电阻R6来抑制温漂 ?优点：R6 越大抑制温漂的能力越强； ?缺点：<1>在集成电路中难以制作大电阻； <2> R6的增大也会导致Vee的增大（实际中Vee不

可能随意变化） 论证方案二 优点：（1）引入恒流源来代替R6,理想的恒流源内阻趋于无穷，直流压降不会太高，符合实际情况； （2）电路中恒流源部分增加了两个电位器，其中47R的用来调整电路对称性，10K的用来控制Ic的大小，从而调节静态工作点。 通过分析最终选择方案二。 四：实验工作原理及元器件参数确定 ?静态分析：当输入信号为0时， ?I EQ≈(Vee-U BEQ)/2Re ?I BQ= I EQ /(1+β) ?U CEQ=U CQ-U EQ≈Vcc-I CQ Rc+U BEQ 动态分析 ?已知：R1=R4,R2=R3

CMOS数字电路低功耗的层次化设计

CM OS数字电路低功耗的层次化设计 高 丹,刘海涛 (中国科学院上海微系统与信息技术研究所,上海200050) 摘 要:随着芯片上可以集成越来越多的管子,电路规模在不断扩大,工作频率在不断提高,这直接导致芯片功耗的迅速增长,无论是从电路可靠性来看,还是从能量受限角度来讲,低功耗都已成为CM O S数字电路设计的重要内容。由于不同设计抽象层次对电路功耗的影响不同,对各有侧重的低功耗设计方法和技术进行了讨论,涉及到工艺,版图,电路,逻辑,结构,算法和系统等不同层次。在实际设计中,根据具体应用环境,综合不同层次全面考虑功耗问题,可以明显降低电路功耗。 关键词:低功耗;CM OS;抽象层次 中图分类号:T N432 文献标识码:A 文章编号:1000-7180(2008)01-0100-04 Design of Low Power C MOS Digital Circuits at Abstraction Levels GAO Dan,LIU Ha-i tao (Shanghai Institute of M icrosystem and Information Technology,Chinese A cademy of Sciences,Shanghai200050,China) Abstract:As the density,size and frequency of the chip co ntinue to increase,power dissipation has emer ged as an impor-tant design parameter in CM O S dig ital cir cuits,for the portable applicatio ns and the system reliability.T hi s paper surveys design techniques targeting low power dissipation in CM OS digital cir cuits at various levels of abstraction,including pro-cess,layout,circuit,logic,architectural,alg orithmic and system.Actually power dissipation can be reduced obviously w ith some differ ent techniques together. Key words:lo w pow er;CM OS;abstraction levels 1 引言 但近年来,随着电路规模的不断增大,以及便携式计算和无线传感网的推广应用,对电路低功耗的要求,逐渐成为新的设计方向。考虑了不同设计抽象层次对电路功耗的不同影响,分层讨论了各自侧重的低功耗技术,涉及到工艺、版图、电路、逻辑、结构、算法和系统等不同层次。 2 CM OS电路功耗分析 CMOS电路的功耗主要分成静态功耗和动态功耗,其中,静态功耗主要由漏电流,亚阈值电流以及直流偏置电流引起,而动态功耗又分成开关功耗,短路功耗和毛刺功耗。下面以CMOS反相器为例分析[1-4]。 2.1 静态功耗 2.1.1 漏电流功耗 热载流子会引起漏电流,它通过反偏二极管从漏极流入衬底,包括PM OS反偏电流(输出端到电源),NMOS反偏电流(输出端到地),以及N阱和P 衬底之间的反偏电流(电源到地),如图1(a)中的i re v。漏电流大小可用式(1)表示,其中,A D为漏极面积,J S为漏电流密度,它由工艺参数决定。 I L=A D J S(1) 2.1.2 亚阈值电流功耗 当栅源电压V GS小于阈值电压V t h时,M OS管被关断,但沟道内仍有电流存在,即亚阈值电流,如图1(a)中的i sub。它随阈值电压的减小而指数性增大,和管子宽长比成比例关系,与电源电压成指数关系。 2.1.3 直流偏置电流功耗 直流偏置电流主要存在于伪NMOS电路中,常用一个栅极接地的PM OS取代整个上拉PM OS功能模块,故在输入为高,下拉NM OS网络也导通时,电源和地之间就出现了直流通路,偏置电流的大小受负载PM OS管和NM OS网络中管子尺寸的影 100微电子学与计算机 第25卷第1期,2008年1月 收稿日期:2007-02-06

全差分放大器设计

对于全差分放大器，一般可以得到更大的swing (由于差分信号)，同时可以实现对共模干扰、噪声以及偶数阶的非线性的抑制；但其需要有两个匹配的反馈网络，以及共模反馈电路 顺便提一下，对于全差分的折叠共源共栅（folded cascode）放大器，需要注意 转换速率（正向与负向）对输入对差分对的尾电流源和cascode电流源的考虑 非主极点的位置–输入对管的drain节点（注意全差分没有镜像极点的问题..），如果考虑PMOS输入的结构，将会折叠到n管的cascode，从而减小此节点阻抗，提高此非主极点的频率；但是P输入结构亦有其问题，如直流增益和cmfb电路的速度（考虑cmfb控制的为cascode的pmos电流源） 关于共模反馈CMFB 从反馈环路来看，共模的稳定问题来源于闭环的共模增益：由于输入差分对的尾电流源的local-feedback，通常共模增益较小，导致运放无法控制其输出共模点；通过CMFB共模反馈电路，可以提高共模反馈环路的增益，以稳定共模信号。 设计CMFB需考虑补偿以减小环路的稳定时间（settling time）和提高稳定性。 从性能上，我们希望共模反馈的单位增益带宽足够大，但由于cmfb的环路相较于差模通路可能有更多高频极点，故此在一定的功耗要求下其UGB一般比较难做的高，有书中提到可以将其设计为差模UGB 的1/3 一般共模反馈的方法是控制放大器的电流源，这里如果是folded-cascode的结构，可以考虑用cmfb控制cascode的电流源而不是输入差分对的电流源—-因其在共模环路中有较少的节点–>更容易补偿等..（另一种考虑是控制尾电流源可能导致共模增益的问题) 另外，对于cmfb控制的尾电流源，常见将尾电流源分为两半，其中之一由cmfb控制，另一半接恒定偏置电流；这种结构的具体分析可见Gray书12.4.2节的内容，简单来说，single-stage的opamp中控制尾电流源的cmfb结构，其UGB主要为gmt/CL, 其中gmt为尾电流源的跨导，这里拆分尾电流源来减半cmc共模控制的部分，这样UGB减小，即缩减带宽来提升共模反馈环路的相位裕度，当然cmfb的增益相应也减小了；另外恒定偏置部分也可帮助共模电压的初始建立，减小cmfb大的扰动。 具体的，共模反馈可以分为连续时间和开关电容两类 连续时间的共模反馈 一般的问题是信号幅度的限制和共模信号干扰，具体的共模反馈的方法： 1.电阻分压resistive-divider （如下左图） 电阻和cm-sense amplifier的输入电容会引入一个极点，可以通过在电阻上并联电容的方法，引入一个左半平面零点，来减小高频极点的影响