8位逐次渐进式AD转换器设计

XXX 大学

课程设计资料归档

名称逐次渐进式A/D转换器设计

院部机械工程学院

班级机电11-2BF 指导教师 XXX

审核

材料目录

组长：XXX

组员：XXX、XXX

X X X大学

电子技术课程设计任务书

设计题目：逐次渐进式A/D转换器设计院部：机械学院

专业：机械电子工程

学生姓名: XXX 学号: XXXXXXXXXXX

起迄日期: 2013 年 12月30日2014年1月5日指导教师: XXX 教研室主任：

目录

一、设计目的

二、设计要求

三、元器件列表

四、设计内容

1、总体设计

2、工作原理

3、电路图与仿真运行现象

4、各部分电路设计

五、设计过程中遇到的问题以及解决过程

六、电路参数

七、设计总结

八、参考文献

8位逐次渐近式A/D转换器的设计

一、设计目的：

1、培养学生理论联系实际的正确设计思想，严谨治学的态度，训练综合运用已经学过的理论和生产实际知识去分析和解决工程实际问题的能力。

2、学习较复杂的电子系统设计的一般方法，提高基于模拟、数字电路等知识解决电子信息方面常见实际问题的能力，由学生自行设计、自行制作和自行调试。

3、进行基本技能训练，如基本仪器仪表的使用，常用元器件的识别、测量、熟练运用的能力，掌握设计资料、手册、标准和规范以及使用仿真软件、实验设备进行调试和数据处理等。

4 、培养学生的创新能力，根据逐次渐进式原理设计一个8位的A/D转换器。

二、设计要求：

1、能够将0~5V的直流信号转换为8位二进制数。

2、要求转换误差小于。

3、设置一启动键，按下启动键开始转换。

4、设置一个指示灯，显示转换完毕。

三、元器件列表

四、设计内容

总体设计

（1）总框架图

图计数式8位A/D转换器的总体设计框图

图2：8位逐次比较型A/D转换器波形图

工作原理：

逐次逼近转换过程和用天平称物重非常相似。天平称重物过程是，从最重的砝码开始试放，与被称物体行进比较，若物体重于砝码，则该砝码保留，否则移去。再加上第二个次重砝码，由物体的重量是否大于砝码的重量决定第二个砝码是留下还是移去。照此一直加到最小一个砝码为止。

将所有留下的砝码重量相加，就得此物体的重量。仿照这一思路，逐次比较型A/D转换器，就是将输入模拟信号与不同的参考电压作多次比较，使转换所得的数字量在数值上逐次逼近输入模拟量对应值。

对图1的电路，它由启动脉冲启动后，在第一个时钟脉冲作用下，控制电路使时序产生器的最高位置1，其他位置0，其输出经数据寄存器将

1000……0，送入D/A转换器。输入电压首先与D/A器输出电压（V REF/2）相比较，如v1≥V REF/2，比较器输出为1，若v I< V REF/2，则为0。比

较结果存于数据寄存器的Dn-1位。然后在第二个CP作用下，移位寄存器的次高位置1，其他低位置0。如最高位已存1，则此时v O'=（3/4）V REF。于是v1再与（3/4）V REF相比较，如v1≥（3/4）V REF，则次高位Dn-2存1，否则Dn-2=0；如最高位为0，则v O'=V REF/4，与v O'比较，如v1≥V REF/4，则D n-2位存1，否则存0……。以此类推，逐次比较得到

输出数字量。为了进一步理解逐次比较A/D转换器的工作原理及转换过

程。下面用实例加以说明设图1电路为8位A/D转换器，输入模拟量v A=，D/A转换器基准电压V REF=10V。根据逐次比较D/A转换器的工作原理，

可画出在转换过程中CP、启动脉冲、D7～D0及D/A转换器输出电压图2

所示。

由图2可见，当启动脉冲低电平到来后转换开始，在第一个CP作用下，数据寄存器将D7～D0=送入D/A转换器，其输出电压v0'=5V，v A

与v0'比较，v A>v0'存1；第二个CP到来时，寄存器输出D7～D0=，v0'

为，v A再与比较，因v A<，所以D6存0；输入第三个CP时，D7～D0=，

v0'=；v A再与v0'比较，……如此重复比较下去，经8个时钟周期，转换结束。由图中v0'的波形可见，在逐次比较过程中，与输出数字量对应的模拟电压v0'逐渐逼近v A值，最后得到A/D转换器转换结果D7～D0为。

该数字量所对应的模拟电压为，与实际输入的模拟电压的相对误差仅为%。

电路图与仿真运行现象

（1）本次课程设计电路图由Proteus软件进行仿真设计与运行，电路总图如下；

（2）电路图左下角的脉冲指示灯（红色）、运行指示灯（黄色）、停止指示灯（绿色），电路工作时，脉冲指示灯闪烁，表示有脉冲，闪烁频率=脉冲频率，运行指示灯一直亮着，表示电路正在运行，电路转换完成时，只有停止指示灯亮，表示电路已经准换完成；

（3）电路图右上角LED指示灯D7、D6……D1、D0，分别代表5/2V、5/4V、……5/256V电压，电路转换完成后，将其中亮着的灯所代表的数值相加，便得到输入的模拟电压的数字量；

（4）转换过程是从最高位（D7）逐步向低位进行的，通过调节555集成电路的外接电阻，可以得到不同的工作频率，这里采用Ω电阻，所得频率为500Hz，若想看清转换过程，可将频率调为1Hz。

图总体电路设计图

各部分电路设计

（1） 555信号发生器

信号发生器原理图如下图所示，它是555定时器构成的多谐振荡器，Vcc 通过电阻R 1、R 2向电容C 充电，脚2与脚6直接相连。电路没有稳态，仅存在两个

暂稳态，电路也不需要外加触发信号，利用电源通过R1，R2向C 充电，以及C 通过RB 向放电端7端放电，使电路产生振荡。广泛用于信号的产生、变换、控

制与检测。电容C 在CC V 31和CC V 3

2之间充电和放电其波形如下图所示

图 充电和放电波形 图 555信号发生器 ①多谐振荡器的振荡频率为：121)2(43.11C R R t t f PH PL

+≈+= ②多谐振荡器的振荡周期：121)2(7.0C R R t t T PH PL +≈+=

（2） D/A 转换器DAC0832

DAC0832是采用CMOS 工艺制成的单片电流输出型8位数/模转换器。它将输入

的八位电平信号转换为电压信号输出，下图是DAC0832的逻辑框图及引脚排列。

图 DAC0832的逻辑框图及引脚排列

DAC0832能完成数字量输入到模拟量(电流)输出的转换。其主要参数如下：分辨率为8位，转换时间为1μs，满量程误差为±1LSB，参考电压为(+10～-10)V，供电电源为(+5～+15)V。

特点：从左图中可见，在DAC0832中有两级锁存器，第一级锁存器称为输入寄存器，它的允许锁存信号为ILE，第二级锁存器称为DAC寄存器，它的锁存信号也称为通道控制信号 /XFER。

当ILE为高电平，片选信号/CS 和写信号/WR1为低电平时，输入寄存器控制信号为高电平，这种情况下，输入寄存器的输出随输入变化。此后，当 /WR1由低电平变高时，控制信号成为低电平，此时，数据被锁存到输入寄存器中，这样输入寄存器的输出端不再随外部数据DB的变化而变化。

对第二级锁存来说，传送控制信号/XFER和写信号/WR2同时为低电平时，二级锁存控制信号为高电平，8位的DAC寄存器的输出随输入变化，当/WR2由低电平变高时，控制信号变为低电平，将输入寄存器的信息锁存到DAC寄存器中。

图中其余各引脚的功能说明如下：

① CS：片选信号，低电平有效。

② ILE：输入寄存器有效，高电平有效。

③ WR1：写信号1，低电平有效；WR2：写信号2，低电平有效。

④ XFER：传送控制信号，低电平有效，用来控制WR2。

⑤ D0～D7：8位的数据输入端，D7为最高位。

⑥ IOUT1：DAC电流输出端1；IOUT2：DAC电流输出端2。

⑦ RFB：反馈电阻引出端，DAC0832内部已经有反馈电阻，所以 RFB端可以直接接到外部运算放大器的输出端，这样相当于将一个反馈电阻接在运算放大器的输出端和输入端之间。

⑧ VREF：基准电压，VREF范围为（-10～+10）V。

⑨ Vcc：电源电压，范围为(+5～15)V。

⑩ AGND：模拟量地，即模拟电路接地端；DGND：数字量地。

（3） TL082

TL082由两个运放组成，其中一个可以用来将DAC0832的输出电流转换成

对应的电压，另一个则用做比较器。

五、设计过程中遇到的问题以及解决过程

问题1：确定启动脉冲与工作脉冲的频率关系

解决过程：经过对电路工作原理的分析，认为工作脉冲开始工作时，移位寄存器应事先已经置好数，而工作脉冲开始工作则是启动脉冲的上升沿控制，所以启动脉冲上升时间必须极短，且启动脉冲的脉冲频率不能小于工作脉冲1/8；

问题2：控制工作脉冲进入工作电路的与门输出端总是低电位

解决过程：通过分析，发现实际电路图的FF19的R端与原理图的FF19的R 端初始电位不一样，实际为1，而应该是000000001，于是又接了一个D触发器FF20，用FF20的输出Q作为FF19的触发信号C，用FF19的输出Q控制工作脉冲的通断。

问题3：DAC0832D/A转换器的输出电流经过TL082转换出来的比较电压不变解决过程：通过分析，认为连线没有问题，换用其它的运放器件，问题依然存在，于是将目标放在DAC0832上，经测试，其输出电流有变化，但强度太小，只有——，经过分析，发现是内置电源有差错。

六、电路参数

测量范围： 0V —— 5V

精度：5/256 =

电路保护电压：-15V —— +15V

启动脉冲：性质：单脉冲脉冲宽度 500ms （可调）工作脉冲：性质：连续脉冲脉冲频率 1s （可调）

七、设计总结

这次对计数式8位A/D转换器的设计与制作，使我对电路设计的方法、原理与设计理念有了一定的掌握，更深层次的了解了555定时器、TL082、DAC0832等元器件的使用，对电路的总体设计及各单元的设计等有了进一步的理解和掌握。

为了使设计更加合理，必须充分做好设计前的准备工作，原理图时要仔细标明元器件的引脚及其他接口，学习Proteus软件也是很有收获的，感觉这个软件很强大。

在整个设计过程中碰到不少的错误，从中吸取到的经验是难能可贵的，我将从错误中不断完善课程设计，尽自己的能力将设计做到完美。

课程设计不仅是对前面所学知识的一种检验，而且是对自己能力的一种提高。这次课程设计使我明白了原来自己的知识还比较欠缺。要学习的东西还太多，以前总是觉得自己什么都会，有点眼高手低。通过这次课程设计，我才明白仅仅掌握理论知识是远远不够的，课程设计帮助我将理论与实践相结合，使我进一步巩固了理论知识，提高了我分析问题、解决问题的能力。

知识必须通过应用才能实现其价值。这次课程设计，拓宽了我的知识面，锻炼了我的动手能力，使我充分体会到了在创造过程中探索的艰难。同时我的综合素质得到较大提高，培养了我独立工作的能力，相信会对今后的学习工作生活有非常重要的影响。对我们电子专业来说，实际能力的培养至关重要，而这种实际能力的培养仅靠课堂教学是远远不够的，必须从课堂走向实践。

经过一个星期的努力，我相信这次课程设计一定能为本学年划上一个圆满的句号，汗水预示着艰辛也见证着成果，通过这次课程设计我学会了很多：挫折是一份财富，经历是一份拥有，现在的付出定会为未来的工作奠定一个坚实的基础。

八、参考文献

1.康华光.电子技术基础数字部分第五版.北京：高等教育出版社，2000

2.张国云.电子技术基础实验教程.中南大学出版社，2006

3、参考网址：

AD转换器及其应用

AD转换器及其应用 一A/D转换器的基本原理 定义：能将模拟量转换为数字量的电路称为模数转换器，简称A/D转换器或ADC。 A/D转换器转化模拟量的四个步骤：采样、保持、量化、编码。 模拟电子开关S在采样脉冲CP S的控制下重复接通、断开的过程。S接通时，ui(t)对C充电，为采样过程；S断开时，C上的电压保持不变，为保持过程。在保持过程中，采样的模拟电压经数字化编码电路转换成一组n位的二进制数输出。 1取样定理 将一个时间上连续变化的模拟量转换成时间上离散的模拟量称为采样。

取样定理：设取样脉冲s(t)的频率为f S，输入模拟信号x(t)的最高频率分量的频率为f max，必须满足f s ≥ 2f max y(t)才可以正确的反映输入信号(从而能不失真地恢复原模拟信号)。 通常取f s ＝（2.5～3）f max 。 由于A/D转换需要一定的时间，在每次采样以后，需要把采样电压保持一段时间。 s(t)有效期间，开关管VT导通，u I向C充电，u0(=u c)跟随u I的变化而变化； s(t)无效期间，开关管VT截止，u0(=u c)保持不变，直到下次采样。（由于集成运放A具有很高的输入阻抗，在保持阶段，电容C上所存电荷不易泄放。） 2 量化和编码 数字量最小单位所对应的最小量值叫做量化单位△。 将采样－保持电路的输出电压归化为量化单位△的整数倍的过程叫做量化。 用二进制代码来表示各个量化电平的过程，叫做编码。 一个n位二进制数只能表示2n个量化电平，量化过程中不可避免会产生误差，这种误差称为量化误差。量化级分得越多（n越大），量化误差越小。 划分量化电平的两种方法 （a）量化误差大；（b）量化误差小 3 采样-保持电路

8位逐次渐进式AD转换器设计

XXX 大学 课程设计资料归档 名称逐次渐进式A/D转换器设计 院部机械工程学院 班级机电11-2BF 指导教师 XXX 审核 材料目录 组长：XXX 组员：XXX、XXX

X X X大学 电子技术课程设计任务书 设计题目：逐次渐进式A/D转换器设计院部：机械学院 专业：机械电子工程 学生姓名: XXX 学号: XXXXXXXXXXX 起迄日期: 2013 年 12月30日2014年1月5日指导教师: XXX 教研室主任：

目录 一、设计目的 二、设计要求 三、元器件列表 四、设计内容 1、总体设计 2、工作原理 3、电路图与仿真运行现象 4、各部分电路设计 五、设计过程中遇到的问题以及解决过程 六、电路参数 七、设计总结 八、参考文献

8位逐次渐近式A/D转换器的设计 一、设计目的： 1、培养学生理论联系实际的正确设计思想，严谨治学的态度，训练综合运用已经学过的理论和生产实际知识去分析和解决工程实际问题的能力。 2、学习较复杂的电子系统设计的一般方法，提高基于模拟、数字电路等知识解决电子信息方面常见实际问题的能力，由学生自行设计、自行制作和自行调试。 3、进行基本技能训练，如基本仪器仪表的使用，常用元器件的识别、测量、熟练运用的能力，掌握设计资料、手册、标准和规范以及使用仿真软件、实验设备进行调试和数据处理等。 4 、培养学生的创新能力，根据逐次渐进式原理设计一个8位的A/D转换器。 二、设计要求： 1、能够将0~5V的直流信号转换为8位二进制数。 2、要求转换误差小于。 3、设置一启动键，按下启动键开始转换。 4、设置一个指示灯，显示转换完毕。 三、元器件列表

ad转换器

《电子技术》课程设计报告 课题：计数式8位AD转换器的设计与制作 班级电子1141学号 1141202207 学生姓名冯申申 专业电子信息工程 系别电子信息工程系 指导教师电子技术课程设计指导小组 淮阴工学院 电子信息工程学院 2016年06月

计数式8位A/D转换器的设计与制作 1、设计目的： a)培养理论联系实际的正确设计思想，训练综合运用已经学过的理论和生产实际知识去分析和解决工程实际问题的能力。 b)学习较复杂的电子系统设计的一般方法，了解和掌握模拟、数字电路等知识解决电子信息方面常见实际问题的能力，由学生自行设计、自行制作和自行调试。 c)进行基本技术技能训练，如基本仪器仪表的使用，常用元器件的识别、测量、熟练运用的能力，掌握设计资料、手册、标准和规范以及使用仿真软件、实验设备进行调试和数据处理等。 d)培养学生的创新能力。 2、技术指标及要求： 1电源±5V 2输出数字量8位 3误差1LSB 4定时开始转换或手动控制开始 5有转换结束标志 6输入电压直流电压0～2.5V； 7 主要单元电路和元器件参数计算、选择； 8画出总体电路图； 9 安装自己设计的电路，按照自己设计的电路，在通用板上焊接。焊接完毕后，应对照电路图仔细检查，看是否有错接、漏接、虚焊的现象； 10 调试电路； 11 电路性能指标测试； 12提交格式上符合要求，内容完整的设计报告；

3、总体设计 总体设计框图 上图为8位为计数式8位A/D转换器的总体设计框图。该八位AD转换器由以下几部分组成：1）模拟电压产生电路 2）电压比较电路 3） DA转换电路 4）脉冲产生电路 5）控制电路 6）计数电路 7）输出电路 3.2 电路组成及工作原理

ad转换器原理与分类

ad转换器ad转换芯片ad转换器原理与分类常用ad转换器 2008年08月18日星期一23:02 下面简要介绍常用的几种类型的基本原理及特点：积分型、逐次逼近型、并行比较型/串并行型、Σ-Δ调制型、电容阵列逐次比较型及压频变换型。 1）积分型（如TLC7135） 积分型AD工作原理是将输入电压转换成时间(脉冲宽度信号)或频率(脉冲频率)，然后由定时器/计数器获得数字值。其优点是用简单电路就能获得高分辨率，但缺点是由于转换精度依赖于积分时间，因此转换速率极低。初期的单片AD转换器大多采用积分型，现在逐次比较型已逐步成为主流。 2）逐次比较型（如TLC0831） 逐次比较型AD由一个比较器和DA转换器通过逐次比较逻辑构成，从MSB开始，顺序地对每一位将输入电压与内置DA转换器输出进行比较，经n次比较而输出数字值。其电路规模属于中等。其优点是速度较高、功耗低，在低分辩率（<12位）时价格便宜，但高精度（>12位）时价格很高。 3）并行比较型/串并行比较型（如TLC5510） 并行比较型AD采用多个比较器，仅作一次比较而实行转换，又称FLash(快速)型。由于转换速率极高，n位的转换需要2n-1个比较器，因此电路规模也极大，价格也高，只适用于视频AD转换器等速度特别高的领域。 串并行比较型AD结构上介于并行型和逐次比较型之间，最典型的是由2个n/2位的并行型AD转换器配合DA转换器组成，用两次比较实行转换，所以称为Half flash(半快速)型。还有分成三步或多步实现AD转换的叫做分级（Multistep/Subrangling）型AD，而从转换时序角度又可称为流水线（Pipelined）型AD，现代的分级型AD中还加入了对多次转换结果作数字运算而修正特性等功能。这类AD速度比逐次比较型高，电路规模比并行型小。 4）Σ-Δ(Sigma?/FONT>delta)调制型（如AD7705） Σ-Δ型AD由积分器、比较器、1位DA转换器和数字滤波器等组成。原理上近似于积分型，将输入电压转换成时间(脉冲宽度)信号，用数字滤波器处理后得到数字值。电路的数字部分基本上容易单片化，因此容易做到高分辨率。主要用于音频和测量。 5）电容阵列逐次比较型 电容阵列逐次比较型AD在内置DA转换器中采用电容矩阵方式，也可称为电荷再分配型。一般的电阻阵列DA转换器中多数电阻的值必须一致，在单芯片上生成高精度的电阻并不容易。如果用电容阵列取代电阻阵列，可以用低廉成本制成高精度单片AD转换器。最近的逐次比较型AD转换器大多为电容阵列式的。 6）压频变换型（如AD650） 压频变换型（V oltage-Frequency Converter）是通过间接转换方式实现模数转换的。其原理是首先将输入的模拟信号转换成频率，然后用计数器将频率转换成数字量。从理论上讲这种AD的分辨率几乎可以无限增加，只要采样的时间能够满足输出频率分辨率要求的累积脉冲个数的宽度。其优点是分辩率高、功耗低、价格低，但是需要外部计数电路共同完成AD转换。 2. AD转换器的主要技术指标 1）分辩率(Resolution)指数字量变化一个最小量时模拟信号的变化量，定义为满刻度与2n 的比值。分辩率又称精度，通常以数字信号的位数来表示。 2）转换速率(Conversion Rate)是指完成一次从模拟转换到数字的AD转换所需的时间的倒数。积分型AD的转换时间是毫秒级属低速AD，逐次比较型AD是微秒级属中速AD，全并行/串并行型AD可达到纳秒级。采样时间则是另外一个概念，是指两次转换的间隔。为

AD转换器种类

AD指标与类型 1. AD转换器的分类 下面简要介绍常用的几种类型的基本原理及特点：积分型、逐次逼近型、并行比较型/串并行型、Σ-Δ调制型、电容阵列逐次比较型及压频变换型。 1）积分型（如TLC7135） 积分型AD工作原理是将输入电压转换成时间(脉冲宽度信号)或频率(脉冲频率)，然后由定时器/计数器获得数字值。其优点是用简单电路就能获得高分辨率，但缺点是由于转换精度依赖于积分时间，因此转换速率极低。初期的单片AD转换器大多采用积分型，现在逐次比较型已逐步成为主流。 2）逐次比较型（如TLC0831） 逐次比较型AD由一个比较器和DA转换器通过逐次比较逻辑构成，从MSB开始，顺序地对每一位将输入电压与内置DA转换器输出进行比较，经n次比较而输出数字值。其电路规模属于中等。其优点是速度较高、功耗低，在低分辩率（<12位）时价格便宜，但高精度（>12位）时价格很高。 3）并行比较型/串并行比较型（如TLC5510） 并行比较型AD采用多个比较器，仅作一次比较而实行转换，又称FLash(快速)型。由于转换速率极高，n位的转换需要2n-1个比较器，因此电路规模也极大，价格也高，只适用于视频A D转换器等速度特别高的领域。 串并行比较型AD结构上介于并行型和逐次比较型之间，最典型的是由2个n/2位的并行型A D转换器配合DA转换器组成，用两次比较实行转换，所以称为Half flash(半快速)型。还有分成三步或多步实现AD转换的叫做分级（Multistep/Subrangling）型AD，而从转换时序角度又可称为流水线（Pipelined）型AD，现代的分级型AD中还加入了对多次转换结果作数字运算而修正特性等功能。这类AD速度比逐次比较型高，电路规模比并行型小。 4）Σ-Δ(Sigma?/FONT>delta)调制型（如AD7705） Σ-Δ型AD由积分器、比较器、1位DA转换器和数字滤波器等组成。原理上近似于积分型，将输入电压转换成时间(脉冲宽度)信号，用数字滤波器处理后得到数字值。电路的数字部分基本上容易单片化，因此容易做到高分辨率。主要用于音频和测量。

AD转换简介

A/D转换：就是把模拟信号，转换为数字信号 ad:模数转换，将模拟信号变成数字信号，便于数字设备处理。 da：数模转换，将数字信号转换为模拟信号与外部世界接口。 具体可以看看下面的资料，了解一下工作原理： ad转换器的分类 1.下面简要介绍常用的几种类型的基本原理及特点：积分型、逐次逼近型、并行比较型/串并行型、∑-δ调制型、电容阵列逐次比较型及压频变换型。 1）积分型（如tlc7135） 积分型ad工作原理是将输入电压转换成时间(脉冲宽度信号)或频率(脉冲频率)，然后由定时器/计数器获得数字值。其优点是用简单电路就能获得高分辨率，但缺点是由于转换精度依赖于积分时间，因此转换速率极低。初期的单片ad转换器大多采用积分型，现在逐次比较型已逐步成为主流。 2）逐次比较型（如tlc0831） 逐次比较型ad由一个比较器和da转换器通过逐次比较逻辑构成，从msb 开始，顺序地对每一位将输入电压与内置da转换器输出进行比较，经n次比较而输出数字值。其电路规模属于中等。其优点是速度较高、功耗低，在低分辩率（<12位）时价格便宜，但高精度（>12位）时价格很高。 3）并行比较型/串并行比较型（如tlc5510） 并行比较型ad采用多个比较器，仅作一次比较而实行转换，又称flash(快速)型。由于转换速率极高，n位的转换需要2n-1个比较器，因此电路规模也极大，价格也高，只适用于视频ad转换器等速度特别高的领域。

串并行比较型ad结构上介于并行型和逐次比较型之间，最典型的是由2个n/2位的并行型ad转换器配合da转换器组成，用两次比较实行转换，所以称为half flash(半快速)型。还有分成三步或多步实现ad转换的叫做分级（multistep/subrangling）型ad，而从转换时序角度又可称为流水线（pipelined）型ad，现代的分级型ad中还加入了对多次转换结果作数字运算而修正特性等功能。这类ad速度比逐次比较型高，电路规模比并行型小。4）∑-δ(sigma?/font>delta)调制型（如ad7705） ∑-δ型ad由积分器、比较器、1位da转换器和数字滤波器等组成。原理上近似于积分型，将输入电压转换成时间(脉冲宽度)信号，用数字滤波器处理后得到数字值。电路的数字部分基本上容易单片化，因此容易做到高分辨率。主要用于音频和测量。 5）电容阵列逐次比较型 电容阵列逐次比较型ad在内置da转换器中采用电容矩阵方式，也可称为电荷再分配型。一般的电阻阵列da转换器中多数电阻的值必须一致，在单芯片上生成高精度的电阻并不容易。如果用电容阵列取代电阻阵列，可以用低廉成本制成高精度单片ad转换器。最近的逐次比较型ad转换器大多为电容阵列式的。 6）压频变换型（如ad650） 压频变换型（voltage-frequency converter）是通过间接转换方式实现模数转换的。其原理是首先将输入的模拟信号转换成频率，然后用计数器将频率转换成数字量。从理论上讲这种ad的分辨率几乎可以无限增加，只要采样的时间能够满足输出频率分辨率要求的累积脉冲个数的宽度。其优点是分辩率高、功

什么是ad转换器

什么是ad转换器 将模拟信号转换成数字信号的电路，称为模数转换器（简称a/d转换器或adc,analog to digital converter）；将数字信号转换为模拟信号的电路称为数模转换器（简称d/a转换器或dac,digital to analog converter）；a/d转换器和d/a转换器已成为信息系统中不可缺俚慕涌诘缏贰?br> 为确保系统处理结果的精确度，a/d转换器和d/a转换器必须具有足够的转换精度；如果要实现快速变化信号的实时控制与检测，a/d与d/a转换器还要求具有较高的转换速度。转换精度与转换速度是衡量a/d与d/a转换器的重要技术指标。随着集成技术的发展，现已研制和生产出许多单片的和混合集成型的a/d和d/a转换器，它们具有愈来愈先进的技术指标。 A/D转换的作用是将时间连续、幅值也连续的模拟量转换为时间离散、幅值也离散的数字信号，因此，A/D 转换一般要经过取样、保持、量化及编码4个过程。在实际电路中，这些过程有的是合并进行的，例如，取样和保持，量化和编码往往都是在转换过程中同时实现的。 取样和保持 取样是将随时间连续变化的模拟量转换为时间离散的模拟量。取样过程示意图如图11.8.1所示。图（a）为取样电路结构，其中，传输门受取样信号S(t)控制，在S(t)的脉宽τ期间，传输门导通，输出信号v O(t)为输入信号v1,而在（T s-τ）期间，传输门关闭，输出信号v O(t)=0。电路中各信号波形如图（b）所示。 图11.8.1 取样电路结构(a)

图11.8.1 取样电路中的信号波形(b) 通过分析可以看到，取样信号S(t)的频率愈高，所取得信号经低通滤波器后愈能真实地复现输入信号。但带来的问题是数据量增大，为保证有合适的取样频率，它必须满足取样定理。 取样定理：设取样信号S(t)的频率为f s，输入模拟信号v1(t)的最高频率分量的频率为f imax，则f s与f imax必须满足下面的关系f s≥2f imax，工程上一般取f s>(3～5)f imax。 将取样电路每次取得的模拟信号转换为数字信号都需要一定时间，为了给后续的量化编码过程提供一个稳定值，每次取得的模拟信号必须通过保持电路保持一段时间。 取样与保持过程往往是通过取样-保持电路同时完成的。取样-保持电路的原理图及输出波形如图11.8.2所示。

ADC0808ADC0809 MP兼容的8位AD转换8通道多路复用器

外文资料译文 ADC0808/ADC0809 MP兼容的8位A/D转换8通道多路复用 器 一．总体描述 ADC0808，ADC0809的数据采集组件是一个8位模拟 - 数字转换器的单片CMOS器件，8通道多路复用器和微处理器兼容控制逻辑。8位A / D 转换使用连续逼近作为转换技术。该转换器具有高阻抗斩波稳定比较器，1模拟开关树和连续256R分压器逼近寄存器。8通道多路复用直接访问的8路单端模拟信号。该器件无需外部零点和满刻度的需要调整。轻松连接到微处理器提供多路复用地址锁存和解码输入和锁存TTL三STATEé输出。ADC0808，ADC0809的设计已优化通过结合几个A/ D转换的最可取的方面，转换技术。ADC0808，ADC0809的提供高速度快，精度高，最低温度的依赖，优秀的长期精度和可重复性，并消耗最小的功率。这些特点使该设备适合的应用程序，过程和机器控制消费电子和汽车应用。16-与常见的输出通道多路复用器（采样/保持端口）看到ADC0816数据表。（更多信息请参见AN-247。） 二．特点 简易所有微处理器的接口5VDC或模拟跨度调整后的电压基准无零或全面调整需要8通道多路复用地址与逻辑0V至5V单电源5V输入范围输出符合TTL电平规格之标准密封或成型28引脚DIP封装28引脚型芯片载体封装ADC0808相当于以MM74C949ADC0809的相当于MM74C949-1 三．主要技术指标 垂直分辨率8位单电源：5 VDC低功耗15毫瓦转换时间100毫秒四．框图

图1框图 绝对最大额定值（注1及2）如果指定的军事/航空设备是必需的，请联系美国国家半导体的销售办公室/分销商的可用性和规格。 电源电压（VCC）（注3）6.5V在任何引脚-0.3V电压至（VCC+0.3V）除了控制输入电压控制输入-0.3V到+15V（START，OE时钟，ALE地址，补充B，添加C）存储温度范围-65℃至+150℃875毫瓦TA=25℃封装耗散导致温度。（焊接，10秒）双列直插式封装（塑料）260℃双列直插式封装（陶瓷）300℃模塑芯片载体封装气相（60秒），215℃ 五．工作条件 温度范围TMIN

AD转换器和DA转换器试题及答案

第九章 A/D 转换器和D/A 转换器 一、填空题 1.（11-1易）D/A 转换器是把输入的________转换成与之成比例的_________。 2.（11-1中）倒T 形电阻网络D/A 转换器由___________、__________、_________及 _____________组成。 3.（11-1易）最小输出电压和最大输出电压之比叫做__________,它取决于D/A 转换器的 ________。 4.（11-1中）精度指输出模拟电压的_________和_________之差，即最大静态误差。主要 是参考电压偏离__________、运算放大器____________、模拟开关的 ________、电阻值误差等引起的。 5.（11-1易）D/A 转换器输出方式有____________、__________和__________。 6.（11-2易）采样是将时间上___________（a.连续变化，b.断续变化）的模拟量，转换成 时间上_________（a.连续变化，b.断续变化）的模拟量。 7.（11-2） 参考答案： 1.数字量/数字信号，模拟量/模拟信号 2.译码网络，模拟开关，求和放大器，基准电源 1. 分辨率 位数 2. 实际值 理论值 标准值 零点漂移 压降 3. 单极性同相输出 单极性反相输出 双极性输出 4. a b 二、选择题 1.（11-2中）将采样所得的离散信号经低通滤波器恢复成输入的原始信号，要求采样频率s f 和输入信号频谱中的最高信号max i f 的关系是（ ）。 A ．max 2s i f f ≥ B ．max s i f f ≥ C ．max s i f f = D ． max s i f f < 2.（11-2易）下列不属于直接型A/D 转换器的是（ ）。 A ．并行A/D 转换器 B ．双积分A/D 转换器 C ．计数器A/ D 转换器 D ．逐次逼近 型A/D 转换器 三、判断题（正确打√，错误的打×） 1.（11-2易）采样是将时间上断续变化的模拟量，转换成时间上连续变化的模拟量。 （ ） 2.（11-2中）在两次采样之间，应将采样的模拟信号暂存起来，并把该模拟信号保持到下 一个采样脉冲到来之前。 （ ）

TLC548,TLC549 8位串行AD转换器芯片介绍

TLC548，TLC549 8位串行A/D转换器芯片介绍 TLC548，TLC549是美国德州仪器公司生产的8位串行A/D转换器芯片，可与通用微处理器、控制器通过I/O CLOCK、CS、DATA OUT三条口线进行串行接口。具有4MHz片内系统时钟和软、硬件控制电路，转换时间最长17μs，TLC548允许的最高转换速率为45 500次/s，TLC549为40 000次/s。总失调误差最大为±0.5LSB，典型功耗值为6mW。采用差分参考电压高阻输入，抗干扰，可按比例量程校准转换范围，VREF-接地，VREF+－VREF-≥1V，可用于较小信号的采样。 2. 芯片简介 2.1 TLC548、TLC549的内部框图和管脚名称 TLC548、TLC549的内部框图和引脚名称如图1所示。 2.2 极限参数 TLC548/549的极限参数如下： ●电源电压：6.5V； ●输入电压范围：0.3V～VCC＋0.3V； ●输出电压范围：0.3V～VCC＋0.3V； ●峰值输入电流(任一输入端)：±10mA； ●总峰值输入电流(所有输入端)：±30mA； ●工作温度：TLC548C、TLC549C：0℃～70℃ TLC548I、TLC549I：－40℃～85℃ TLC548M、TLC549M：－55℃～125℃ 3. 工作原理 TLC548、TLC549均有片内系统时钟，该时钟与I/O CLOCK是独立工作的，无须特殊的速度或相位匹配。其工作时序如图2所示。 当CS为高时，数据输出(DATA OUT)端处于高阻状态，此时I/O CLOCK不起作用。这种CS控制作用允许在同时使用多片TLC548、TLC549时，共用I/O CLOCK，以减少多路(片)A/D并用时的I/O 控制端口。一组通常的控制时序为： (1)将CS置低。内部电路在测得CS下降沿后，再等待两个内部时钟上升沿和一个下降沿后，然后确认这一变化，最后自动将前一次转换结果的最高位(D7)位输出到DATA OUT端上。 (2) 前四个I/O CLOCK周期的下降沿依次移出第2、3、4和第5个位(D6、D5、D4、D3)，片上采样保持电路在第4个I/O CLOCK下降沿开始采样模拟输入。 (3)接下来的3个I/O CLOCK周期的下降沿移出第6、7、8(D2、D1、D0)个转换位， (4)最后，片上采样保持电路在第8个I/O CLOCK周期的下降沿将移出第6、7、8(D2、D1、D0)个转换位。保持功能将持续4个内部时钟周期，然后开始进行32个内部时钟周期的A/D转换。第8个I/O CLOCK后，CS必须为高，或I/O CLOCK保持低电平，这种状态需要维持36个内部系统时钟周期以等待保持和转换工作的完成。如果CS为低时I/O CLOCK上出现一个有效干扰脉冲，则微处理器/控制器将与器件的I/O时序失去同步；若CS为高时出现一次有效低电平，则将使引脚重新初始化，从而脱离原转换过程。 在36个内部系统时钟周期结束之前，实施步骤(1)－(4)，可重新启动一次新的A/D转换，与此同时，正在进行的转换终止，此时的输出是前一次的转换结果而不是正在进行的转换结果。 若要在特定的时刻采样模拟信号，应使第8个I/O CLOCK时钟的下降沿与该时刻对应，因为芯片虽在第4个I/O CLOCK时钟下降沿开始采样，却在第8个I/O CLOCK的下降沿开始保存。

AD转换器主要技术指标

AD转换器的主要技术指标 1）分辩率(Resolution) 指数字量变化一个最小量时模拟信号的变化量，定义为满刻度与2n的比值。分辩率又称精度，通常以数字信号的位数来表示。 2）转换速率(Conversion Rate)是指完成一次从模拟转换到数字的AD转换所需的时间的倒数。积分型AD的转换时间是毫秒级属低速AD，逐次比较型AD是微秒级属中速AD，全并行/串并行型AD可达到纳秒级。采样时间则是另外一个概念，是指两次转换的间隔。为了保证转换的正确完成，采样速率(Sample Rate)必须小于或等于转换速率。因此有人习惯上将转换速率在数值上等同于采样速率也是可以接受的。常用单位是ksps和Msps，表示每秒采样千/百万次（kilo / Million Samples per Second）。 3）量化误差(Quantizing Error) 由于AD的有限分辩率而引起的误差，即有限分辩率AD的阶梯状转移特性曲线与无限分辩率AD（理想AD）的转移特性曲线（直线）之间的最大偏差。通常是1个或半个最小数字量的模拟变化量，表示为1LSB、1/2LSB。 4）偏移误差(Offset Error) 输入信号为零时输出信号不为零的值，可外接电位器调至最小。 5）满刻度误差(Full Scale Error) 满度输出时对应的输入信号与理想输入信号值之差。

6）线性度(Linearity) 实际转换器的转移函数与理想直线的最大偏移，不包括以上三种误差。 其他指标还有：绝对精度(Absolute Accuracy) ，相对精度(Re lative Accuracy)，微分非线性，单调性和无错码，总谐波失真（T otal Harmonic Distotortion缩写THD）和积分非线性。 AD的选择，首先看精度和速度，然后看是几路的，什么输出的比如SPI或者并行的，差分还是单端输入的，输入范围是多少，这些都是选AD需要考虑的。DA呢，主要是精度和输出，比如是电压输出啊，4-20mA电流输出啊，等等。DSP呢，用来计算嘛，所以主要是看运算能力了，当然，外围的接口也是需要考虑的。个人看法，TI的单DSP处理能力还可以，ADI的多DSP联合使用的优点特别突出，当然了，不同档次的DSP的运算能力和速度都是有很大差别的。 工程师在进行电路设计时，面对林林总总的AD/DA芯片，如何选择你所需要的器件呢？这要综合设计的诸项因素，系统技术指标、成本、功耗、安装等，最主要的依据还是速度和精度。 精度 与系统中所测量控制的信号范围有关，但估算时要考虑到其他因素，转换器位数应该比总精度要求的最低分辩率高一位。常见的AD/DA器件有8位，10位，12位，14位，16位等。 速度 应根据输入信号的最高频率来确定，保证转换器的转换速率要高于系统要求的采样频率。 通道 有的单芯片内部含有多个AD/DA模块，可同时实现多路信

8位高速AD转换器TLC5510的应用

摘要：TLC5510是美国德州仪器（TI）公司生产的８位半闪速结构模数 转换器，它采用CMOS工艺制造，可提供最小２０Msps的采样率。可广 泛用于数字ＴＶ、医学图像、视频会议、高速数据转换以及ＱＡＭ解调器 等方面。文中介绍了TLC5510的性能指标、引脚功能、内部结构和操作 时序，给出了TLC5510的应用线路设计和参考电压的配置方法。 关键词：高速ＡＤ转换；数据采集；TLC5510 １概述 ＴＬＣ５５１０是美国ＴＩ公司生产的新型模数转换器件（ＡＤ Ｃ），它是一种采用ＣＭＯＳ工艺制造的８位高阻抗并行Ａ／Ｄ芯片，能 提供的最小采样率为２０ＭＳＰＳ。由于ＴＬＣ５５１０采用了半闪速结 构及ＣＭＯＳ工艺，因而大大减少了器件中比较器的数量，而且在高速转换的同时能够保持较低的功耗。在推荐工作条件下，ＴＬＣ５５１０的功耗仅为１３０ｍＷ。由于ＴＬＣ５５１０不仅具有高速的Ａ／Ｄ转换功能，而且还带有内部采样保持电路，从而大大简化了外围电路的设计；同时，由于其内部带有了标准分压电阻，因而可以从＋５Ｖ的电源获得２Ｖ满刻度的基准电压。ＴＬＣ５５１０可应用于数字ＴＶ、医学图像、视频会议、高速数据转换以及ＱＡＭ解调器等方面。 ２内部结构、引脚说明及工作原理 ２．１ＴＬＣ５５１０的引脚说明 ＴＬＣ５５１０为２４引脚、ＰＳＯＰ表贴封装形式（ＮＳ）。其引脚排列如图１所示。各引脚功能如下： ＡＧＮＤ：模拟信号地； ＡＮＡＬＯＧＩＮ：模拟信号输入端； ＣＬＫ：时钟输入端； ＤＧＮＤ：数字信号地； Ｄ１～Ｄ８：数据输出端口。Ｄ１为数据最低位，Ｄ８为最高位； ＯＥ：输出使能端。当ＯＥ为低时，Ｄ１～Ｄ８数据有效，当ＯＥ为高时，Ｄ１～Ｄ８为高阻抗； ＶＤＤＡ：模拟电路工作电源； ＶＤＤＤ：数字电路工作电源； ＲＥＦＴＳ：内部参考电压引出端之一，当使用内部电压分压器产生额定的２Ｖ基准电压时，此端短路至ＲＥＦＴ端； ＲＥＦＴ：参考电压引出端之二； ＲＥＦＢ：参考电压引出端之三； ＲＥＦＢＳ：内部参考电压引出端之四，当使用内部电压基准器产生额定的２Ｖ基准电压时，此端短路至ＲＥＦＢ端。

AD转换器使用

．基本知识 ADC0809是带有8位A/D转换器、8路多路开关以及 微处理机兼容的控制逻辑的CMOS组件。它是逐次逼近式 A/D转换器，可以和单片机直接接口。 （1）．ADC0809的内部逻辑结构 由上图可知，ADC0809由一个8路模拟开关、一个地址锁存与译码器、一个A/D 转换器和一个三态输出锁存器组成。多路开关可选通8个模拟通道，允许8路模拟量分时输入，共用A/D转换器进行转换。三态输出锁器用于锁存A/D转换完的数字量，当OE端为高电平时，才可以从三态输出锁存器取走转换完的数据。 （2）．引脚结构 IN0－IN7：8条模拟量输入通道

ADC0809对输入模拟量要求：信号单极性，电压范围是0－5V，若信号太小，必须进行放大；输入的模拟量在转换过程中应该保持不变，如若模拟量变化太快，则需在输入前增加采样保持电路。 地址输入和控制线：4条 ALE为地址锁存允许输入线，高电平有效。当ALE线为高电平时，地址锁存与译码器将A，B，C三条地址线的地址信号进行锁存，经译码后被选中的通道的模拟量进转换器进行转换。A，B和C为地址输入线，用于选通IN0－IN7上的一路模拟量输入。通道选择表如下表所示。 C B A选择的通道 000IN0 001IN1 010IN2 011IN3 100IN4 101IN5 110IN6 111IN7 数字量输出及控制线：11条 ST为转换启动信号。当ST上跳沿时，所有内部寄存器清零；下跳沿时，开始进行A/D转换；在转换期间，ST应保持低电平。EOC为转换结束信号。当EOC为高电平时，表明转换结束；否则，表明正在进行A/D转换。OE为输出允许信号，用于控制三条输出锁存器向单片机输出转换得到的数据。OE＝1，输出转换得到的数据；OE＝0，输出数据线呈高阻状态。D7－D0为数字量输出线。

8位AD转换

８位高速A/D转换器TLC5510的应用 上传者：Lamborghini浏览次数:1305分享到：开心网人人网新浪微博 摘要：TLC5510是美国德州仪器(TI)公司生产的8位半闪速结构模数转换器，它采用CMOS工艺制造，可提供最小20Msps的采样率。可广泛用于数字TV、医学图像、视频会议、高速数据转换以及QAM解调器等方面。文中介绍了TLC5510的性能指标、引脚功能、内部结构和操作时序，给出了TLC5510的应用线路设计和参考电压的配置方法。 关键词：高速AD转换;数据采集;TLC5510 1概述 TLC5510是美国TI公司生产的新型模数转换器件(ADC)，它是一种采用CMOS工艺制造的8位高阻抗并行A/D芯片，

能提供的最小采样率为20MSPS。由于TLC5510采用了半闪速结构及CMOS工艺，因而大大减少了器件中比较器的数量，而且在高速转换的同时能够保持较低的功耗。在推荐工作条件下，TLC5510的功耗仅为130mW。由于TLC5510不仅具有高速的A/D转换功能，而且还带有内部采样保持电路，从而大大简化了外围电路的设计;同时，由于其内部带有了标准分压电阻，因而可以从+5V的电源获得2V满刻度的基准电压。TLC5510可应用于数字TV、医学图像、视频会议、高速数据转换以及QAM解调器等方面。 2内部结构、引脚说明及工作原理

2.1 TLC5510的引脚说明 TLC5510为24引脚、PSOP表贴封装形式(NS)。其引脚排列如图1所示。各引脚功能如下： AGND：模拟信号地; ANALOG IN：模拟信号输入端; CLK：时钟输入端; DGND：数字信号地; D1～D8：数据输出端口。D1为数据最低位，D8为最高位; OE：输出使能端。当OE为低时，D1～D8 数据有效，当OE为高时，D1～D8为高阻抗; VDDA：模拟电路工作电源; VDDD：数字电路工作电源; REFTS ：内部参考电压引出端之一，当使用内部电压分压器产生额定的2V基准电压时，此端短路至REFT端; REFT：参考电压引出端之二; REFB：参考电压引出端之三; REFBS ：内部参考电压引出端之四，当使用内部电压基准器产生额定的2V基准电压时，此端短路至REFB端。

AD转换器的主要指标

AD转换器的主要指标如下。（1）分辨率（Resolution）。指数字量变化一个最小量时模拟信号的变化量，定义为满刻度与2n的比值。分辨率又称精度，通常以数字信号的位数来表示。 （2）转换速率（Conversion Rate）。是指完成一次从模拟转换到数字的AD转换所需的时间的倒数。积分型AD的转换时间是毫秒级属低速AD，逐次比较型AD是微秒级属中速AD，全并行／串并行型AD可达到纳秒级。采样时间则是另外一个概念，是指两次转换的间隔。为了保证转换的正确完成，采样速率（Sample Rate）必须小于或等于转换速率。因此习惯上将转换速率在数值上等同于采样速率也是可以接受的。常用单位是Ksps和Msps，表示每秒采样千／百万次（Kilo ／Million Samples Per Second）。 （3）量化误差（Quantizing Error）。由于AD的有限分辨率而引起的误差，即有限分辨率AD的阶梯状转移特性曲线与无限分辨率AD（理想AD）的转移特性曲线（直线）之间的最大偏差。通常是1个或半个最小数字量的模拟变化量，表示为1LSB、1／2LSB。 （4）偏移误差（Offset Error）。输人信号为雷时输出信号不为零的值，可外接电位器调至最小。 （5）满刻度误差（Full Scale Error）。满刻度输出时对应的输人信号与理想输人信号值之差。 （6）线性度（Lineafity）。实际转换器的转移函数与理想直线的最大偏移，不包括以上3种误差。 AD的其他指标还有绝对精度（Absolute Accuracy）、相对精度（Relative Accuracy）、微分非线性、单调性和无错码、总谐波失真（THD，Total Harmonic Distotortion）和积分非线性等。 对于AD转换器，选取的标准主要决定于采样频率和位数，以及价格、供货周期、应用情况等其他因数。生产高速AD的主要厂家有AD公司、Maxim公司以及TI公司（也就是BB公司）。这三家公司在高速AD上的产品种类不是很多，根据对各种AD芯片的查阅，选择TI公司的AD转换芯片ADS5422。 ADS5422是14bit的最高采样频率可达62Msps的高速AD转换芯片，采用单－5V 电源供电，在采样频率为10M时其最大动态范围为82dB，最高信噪比达到72dB，其数字量输出可以直接和5V或者3．3V的CMOS芯片连接，模拟量输入的峰峰值为4V，可以直接输人0．5～4．5V的模拟量，封装形式为64脚的扁平四方封装，目前TI的官方报价为29美元／片（一次购买千片以上的单价）。国内也有该芯片出售，国内价格在300元左右。 14bit的AD转换适应信号的范围为10lg（214）dB＝42dB，基本上可以适应各种应用场合。ADS5422的采样频率的大小由其输人时钟决定，输入时钟的范围可以在16ns～1μs，输人时钟为16ns时对应采样频率为62MHz，AD可以接受3V或者5V的TTL或者CM0S电平。DSP可以提供该时钟信号，并且可以软件设置输人时钟的各种特征量，包括时钟频率、高电平宽度等，基本上可以满足AD5422对时钟信号的要求。这里确定AD的实际采样频率为60MHz。这样，一秒钟内采样的数据量为50M个，由于DSP系统无法及时处理这些数据，在数据处理之前，必须将这些数据保存起来，使用ΠFO保存1M个数据，也就是20ms内的采样数据，1M个数据采集结束开始信号处理。由于高速AD采样导致信号不稳定，甚至出现错误。将设计多层板，加强布线的合理性，从电路板上尽可能去除干扰；其次提高算法的效率，节省计算时间。 和ADS5422功能接近的其他型号的AD还有AD公司的AD9244。和ADS5422相比，

AD转换器介绍(推荐文档)

D/A 转换器是将输入的二进制数字量转换成模拟量，以电压或电流的形式输出。 D/A 转换器实质上是一个译码器（解码器）。一般常用的线性D/A 转换器，其输出模拟电压uO 和输入数字量Dn 之间成正比关系。UREF 为参考电压。 uO ＝DnUREF 将输入的每一位二进制代码按其权值大小转换成相应的模拟量，然后将代表各位的模拟量相加，则所得的总模拟量就与数字量成正比，这样便实现了从数字量到模拟量的转换。 D/A 转换器一般由数码缓冲寄存器、模拟电子开关、参考电压、解码网络和求和电路等组成。 数字量以串行或并行方式输入，并存储在数码缓冲寄存器中；寄存器输出的每位数码驱动对应数位上的电子开关，将在解码网络中获得的相应数位权值送入求和电路；求和电路将各位权值相加，便得到与数字量对应的模拟量。 开关Si 的位置受数据锁存器输出的数码di 控制：当di=1时，Si 将对应的权电阻接到参考电压UREF 上；当di=0时，Si 将对应的权电阻接地。 权电阻网络D/A 转换器的特点 ①优点：结构简单，电阻元件数较少； ②缺点：阻值相差较大，制造工艺复杂。 2. 倒T 型电阻网络D/A 转换器 3. 电阻解码网络中，电阻只有R 和2R 两种，并构成倒T 型电阻网络。当di=1时，相应的开关Si 接到求和点；当di=0时，相应的开关Si 接地。但由于虚短，求和点和地相连，所以不论开关如何转向，电阻2R 总是与地相连。这样，倒T 型网络的各节点向上看和向右看的等效电阻都是2R ，整个网络的等效输入电阻为R 。 倒T 型电阻网络D/A 转换器的特点： ①优点：电阻种类少，只有R 和2R ，提高了制造精度；而且支路电流流入求和点不存在时间差，提高了转换速度。 ②应用：它是目前集成D/A 转换器中转换速度较高且使用较多的一种，如8位D/A 转换器DAC0832，就是采用倒T 型电阻网络。 三、D/A 转换器的主要技术指标 1. 分辨率 分辨率用于表征D/A 转换器对输入微小量变化的敏感程度。 ①D/A 转换器模拟输出电压可能被分离的等级数－－可用输入数字量的位数n 表示D/A 转换器的分辨率； ②可用D/A 转换器的最小输出电压与最大输出电压之比来表示分辨率。 分辨率越高，转换时对输入量的微小变化的反应越灵敏。 而分辨率与输入数字量的位数有关，n 越大，分辨率越高。 2. 转换精度 D/A 转换器的转换精度是指输出模拟电压的实际值与理想值之差，即最大静态转换误差。 3. 转换速度 1 21U U n m -==?分辨率

AD转换器(8)

A/D转换器 一．主要技术指标 1．分辨率 能分辨出的最小模拟输入量的能力。 即输出变化一个LSB所对应的模拟输入电压的变化量。 例：8位数据输出，满度5V的A/D转换器，其分辨率是：5/255=19.5mv 更多是直接采用数据位数来表示A/D分辨率。 例如8位、10位、12位等。 也有采用10进制位来表示分辨率。 例如3位半（0000—1999），4位半（00000-19999）等。2．精度 A/D转换后所得结果相对实际值的准确程度。 由于量化效应，设模拟量在一个Δ范围内只对应一个数字量输出。这个Δ理论上应等于分辨率（一个LSB）。但实际上，由于误差的存在，这个范围一般大于分辨率Δ（一个LSB）。超出一个LSB部分即为精度的大小。 3.转换时间.

完成一次A/D转换所需要的时间. 快的:几个ns—几百个ns 慢的:几个ms—几百个ms 4. 温度系数和增益系数 5.对电源电压变化的抑制比 常见A/D转换器见表10-3 二.A/D转换器的工作原理 1.A/D转换的4个步骤 采样—保持—量化—编码 a.采样是将时间上连续的模拟量,以一定的时间间隔取其

值,使其变为时间上离散,但大小仍然连续的模拟量. 实际采样保持过程 分析采样原理框图及实际采样电路图. b.保持 即将采样得到的模拟信号保持下来。即使在S(t)=0时，输出不变为0，而是保持采样瞬间的最后值。 分析保持电路原理。实际上，采样过程与保持过程一样均需一定时间。见上图。 c.量化和编码 量化即用基本的量化电平个数来表示采—保所得的模拟电压。（见上4图中的量化、编码图） 由于模拟量的值不可能刚好为0q、1q、2q、……等，在量化时会产生误差—量化误差。 编码就是把已经量化的模拟值，用二进制、BCD码等来表示

8位AD转换器—ADC0809

—— 本资料节选自手把手单片机系列教程，受版权保护，任何人不得肆意篡改发布，如需完整资料，请到周兴华培训中心官方网站查看，或者购买相关的手把手书籍 ADC08098位逐次逼近型A/D转换器。 ADC0809是8位逐次逼近型A/D转换器。带8个模拟量输入通道，芯片内带通道地址译码锁存器，输出带三态数据锁存器，启动信号为脉冲启动方式。C、B、A输入的通道地址在ALE有效时被锁存。启动信号START启动后开始转换，EOC信号在START的下降沿10μS后才变无效的低电平，这要求查询程序待EOC无效后再开始查询，转换结束后由OE产生信号输出数据。 图2为ADC0809的内部结构，由两大部分组成。一一部分为输入通道，包括8位模拟开关，三条地址线的锁存器和译码器，可以实现8路模拟输入通道的选择。另一部分为一个8位逐次逼近型A/D转换器。图3为ADC0809的引脚排列。 一部分为输入通道，包括8位模拟开关，三条地址线的锁存器和译码器，可以实现8路模拟 输入通道的选择。另一部分为一个8位逐次逼近型A/D转换器。图3为ADC0809的引脚排列。

—— IN0~IN7为8个模拟通道输入端。START为启动转换信号。EOC为转换结束信号。OE为输出允许信号。CLOCK为外部时钟脉冲输入端，ADC0809的工作频率范围10KHz~1280KHz，当频率为500KHz时，转换速度为128μS。ALE为地址锁存允许信号。A、B、C为通道地址线，CBA的8种组合状态000~111对应了8个通道选择。VREF（+）、VREF（-）为参考电压输入端。Vcc为+5V电源。GND为接地。 图1中，ADC0809进行模/数转换，而单片机AT89C51则完成将8通道数据转换处理并循环进行显示。ADC0809的启动信号START由单片机片选线P2.7与写信号WR的或非产生，当一条向ADC0809写操作指令运行后，ADC0809的START脚产生启动脉冲，开始启动ADC0809进行模/数转换。ALE与START相连，即按打入的通道地址接通模拟量输入通道，并启动转换。转换完成后EOC输出高电平。我们可以利用EOC信号通知单片机（查询法或中断法）读入已转换的数据。也可以在启动ADC0809转换后经适当的延时，再读入已转换的数据。允许信号OE由读信号RD与片选线P2.7或非产生，当一条ADC0809的读操作指令运行后，ADC0809的OE脚产生输出允许脉冲，使数据输出。 AT89C51的ALE脚输出频率为晶振频率的1/6（1MHz），AT89C51的ALE脚与ADC0809的CLK脚相连，提供ADC0809的工作时钟。按图1接法，ADC0809的片选地址为7FFFH。输出的数据为： Dout=Vin*255/5=Vin*51，其中Vin为输入的模拟电压，Dout为输出数据。