BlackBox的封装

（一）如何将自己写的verilog模块封装成IP核

将你的设计制作成BlackBox，也就是网表文件，这样别人看不到你的设计但是可以调用你的模块了。详细的参考信息如下：

1. 什么是BlackBox

- 一个大的设计中可以用到一系列网表文件作为输入的一部分而并不全部使用HDL文件。当综合这个大设计时综合器不需要知道这个网表文件是怎样实现的，而只需要知道它的输入输出接口就可以了。这样的网表就称为黑盒子，因为我们不需要看到它的内部情况。

- 通常付费IP都会以BlackBox的形式

2. 如何使用BlackBox

- BlackBox网表可以是EDIF或NGC文件。

- 每个BlackBox网表都需要有一个与之相对应的HDL文件来注明它的端口。这个HDL只说明BlackBox的端口信息，而不提供具体实现信息。这个只提供端口信息的HDL文件称为Wrapper。Wrapper的名字通常需要与BlackBox网表的名字相同。

- 在ISE工程中使用BlackBox时只需要将它的Wrapper添加到工程中。然后像普通的模块一样在其上层声明和例化就可以使用。

- BlackBox网表文件可以放在ISE工程目录中，也可以放在其他任意文件夹内。当不放在ISE工程目录时，需要在Translate属性中将Macro Search Path指向这个目录。多个目录使用"|"分割。

3. 如何制作BlackBox

- BlackBox只是普通网表而已。XST的综合结果就可以直接作为BlackBox使用。

- 通常BlackBox外部还会连接其他逻辑，所以BlackBox中一般不插入IOBUF。在XST属性中去除Insert IO Buffer的选项。

注：NGC网表文件不能进行仿真，要下到板子里测试！

（二）在Sysgen中，3种将嵌入式处理器加入Simulink的方法

1）Black Box模块

Black Box可以导入符合规范要求的任何HDL设计，其提供了最灵活的设计方式，但同时设计的复杂度也最高。所有的总线和接口可根据需要在System Generator模型设计中灵活连接，具备对处理器的完全控制能力。

（1）可综合的HDL代码要求

实体名称不能与System Generator当前设计中其他模块冲突。

可以使用双向端口，但在System Generator中不显示出来，体现在产生的网表文件的HDL代码中。

对于Verilog类型的Black Box，模块和端口名称必须是小写字母表示，并且必须遵守HDL的编写标准。

时钟（包括时钟和时钟使能）端口在VHDL下必须是std_logic类型，在Verilog下必须是单比特类型。

HDL模块中，时钟和时钟使能（clk和ce）必须成对出现，如果存在多个时钟对，Black Box在硬件实现时只提供一个系统时钟（System_clk)，不同的时钟使能（ce1，ce2等）构成不同频率时钟。

时钟名字必须含有字符串clk

时钟使能的命名规则跟时钟类同，将其对应时钟clk处换成ce即可，必须对应。

不支持下降沿触发。

（2）Configuration Wizard的配置

System Generator提供Black Box的可配置向导，用户很方便地将HDL 代码导入System Generator设计，然后系统根据HDL自动生成对应的可配置M文件，该M 文件导入Black Box即完成整个操作。

当设计中添加一个Black Box模块时，可配置向导会自动启动。注：在添加Black Box之前，要将HDL文件放在当前设计工程的文件夹中。选中要导入的文件，点击Open按钮。

注：可配置向导生成可配置M文件一般不需要手动修改即可使用，但少数情况下需要用户手动修改才能使用，具体体现如下：

如果HDL模型设计中存在组合逻辑路径，则必须调用SysgenBlockDescriptor对象的tagAsCombinational方法。

可配置向导只能识别导入的顶层模块，添加与顶层模块相关的子模块必须通过调用addFile函数在配置M文件中修改。

可配置向导生成的模块是单速率的，即所有端口的速率都是一样的，但实际中各个端口的速率往往是不一样的，需要手动修改。

（3）可配置M文件

可配置M函数采用面向对象的接口：模块描述符对象SysgenBlockDescriptor和端口描述符对象SysgenPortDescriptor。

I.设置顶层实体：setEntityName

语法： this_block.setEntityName('foo');

II.语言选择

%使用VHDL Module:

this_block.setTopLevelLanguage('VHDL');

%使用Verilog Module:

this_block.setTopLevelLanguage('Verilog');

注：Configuration Wizard配置界面中，根据用户选择HDL文件的不同语言，会自动在可配置M文件的相应位置产生上述语句。

III.端口定义

Black Box的端口定义提供了配置端口属性、位宽、数据类型以及采样速率。

%添加新端口addSimulinkInport addSimulinkOutport

this_block.addSimulinkInport('din');

this_block.addSimulinkOutport('dout');

注：其中的字符就是端口名字，必须小写，且与导入的HDL模块中的名字一致，否则会报错。也可以调用setSimulinkPorts函数来实现输入、输出端口的添加，函数有两个输入参数：第一个参数是输入端口组成的胞元数组，第二个参数是由输出端口组成的胞元数组。

%获取端口对象

din=this_block.port('din');

注：还有两个函数inport和outport用来返回对象的端口下标，其值为1到所有输入、输出端口总数之间的一个整数。

%配置端口类型

dout=this_block.port('dout');

dout.setWidth(12);

dout.setBinPt(8);

dout.makeUnsigned();

或者：dout=this_block.port('dout');

dout.setType('Ufix_12_8');

注：Black Box支持单比特端口（如std_logic)或者向量端口(如

std_logic_vector(0 downto 0))的HDL代码，但对于二者的处理略有不同。System Generator 默认端口为向量端口，因此当端口为单比特时，需要通过方法useHDLVector来修改其默认设置，当其参数为真时，意味着向量端口，否则为单比特端口：

https://www.wendangku.net/doc/201296928.html,eHDLVector(true); %向量端口

https://www.wendangku.net/doc/201296928.html,eHDLVector(false); %单比特端口

%设置端口采样率 setRate

dout.setRate(N);

N为正整数，意味着采样周期包含N个系统周期，也就是说其采样速率为系统时钟的1/N。

如果端口的采样频率不是一个常数，是变化的，可通过SysgenPortDescriptor类的setConstant方法来实现。

%动态输出端口

Black Box的最大特点就是输出端口的数据类型和采样速率可以动态配置。SysgenPortDescriptor提供了设定端口动态可配置的成员变量，通过监测输入端口动态修改成员变量来达到目的。具体如下

通过port函数获得输入端口的位宽和速率

input_width = this_block.port('din').width;

input_rate = this_block.port('din').rate;

SysgenBlockDescriptor对象提供了布尔型成员变量inputTypeKnown和inputRatesKnown，来判断端口类型和位宽配置信息是否被传递到模块。

在成员变量inputTypeKnown和inputRatesKnown的判断语句中嵌入对输出端口配置来达到动态调整输出端口的目的。

if(this_block.inputTypesKnown)

dout.setWidth(this_block.port('din').width);

end

if(this_block.inputRatesKnown)

dout.setRate(this_block.port('din').rate*2);

end

IV.Black Box时钟

无论是单速率系统还是多速率系统，System Generator都要求时钟和时钟使能信号（clk、ce）必须成对出现。采样.addClkCEPair函数来定义Black Box的时钟和时钟使能信号。该函数有3个参数：第一个参数HDL代码中的时钟信号名字；第二个参数是HDL代码中的时钟使能信号；第三个参数是定义时钟信号和时钟使能信号之间的速率关系。其中，时钟端口信号必须包含字符串clk，时钟使能信号必须包含字符串ce，除了clk和ce外，二者其余部分必须相同。速率参数不是Simulink模块的采样速率，它是一个正整数，代表了系统时钟速率和相应的时钟使能速率的比值。

addClkCEPair('clk_3','ce_3',3);

V.模块中是否含有组合逻辑路径

如果设计中包含组合逻辑路径，由于收入端口的任何改变都会导致无时钟驱动的输出端口发生变化，因此必须通过tagAsCombinationa方法在可配置M函数中进行说明，其语法如下：

this_block.tagAsCombinational;

2）PicoBlaze模块

PicoBlaze模块最容易使用，当然其灵活度也是最小。Xilinx公司的PicoBlaze微控制器模块利用PicoBlaze宏实现了一个8位的嵌入式控制器，通常只需要一个块RAM来存储程序。设计人员可以通过PicoBlaze汇编语言完成设计。PicoBlaze处理器完成8bit的微处理功能，适用于比较复杂、非时间状态机以及数据处理等应用中。PicoBlaze用Slice构建，不需要额外的硬件资源，并且System Generator中所有的逻辑都可以与其连接，非常灵活。

Step1:点击Xilinx Blockset---Index---PicoBlaze Micorcontroller，添加到相应位置，默认情况下PicoBlaze Micorcontroller端口不满足设计要求时，双击PicoBlaze Micorcontroller，点击Basic标签，修改版本为PicoBlaze3，取消选项Display internal state。可同时点击Xilinx Blockset---Index---PicoBlaze Instruction Display，添加入工程并确保模块之间的正确连接。

双击PicoBlaze Instruction Display，同时设置版本为PicoBlaze3，选中Disable Display选项。

点击Xilinx Blockset---Index---ROM，添加到工程中；

双击Single-Step Simulation模块，改变模式为Continuous Mode。

Step2：双击ROM模块，按照如下规则修改指令程序。ROM存储的是PicoBlaze的指令序列，因为程序在中断或brk等于1时，程序指针会自动跳转到0x3FF（1023），故设置其深度为1024。fill_pico_code_soln_program_store.m为初始化ROM内存文件，也就是初始化指令寄存器所用，所以Initial Value Vector选项设置为

fill_pico_code_soln_program_store。同时为了增强设计性能，延迟Latency部分设置为1。其次，选择Output Type标签，设置输出数据要求。

Step3：编辑PicoBlaze的汇编程序。打开pico_code_soln.psm,pico_code_soln.psm 为修改完成的汇编程序。

Step4：运行汇编程序，产生ROM内存初始化m文件。在Matlab命令窗口中输入以下指令，产生Memory初始化文件，其中xlpb_as指令代表Xilinx PicoBlaze Assembler，运行完成后产生fill_pico_code_soln_program_store.m文件。

命令：xlpb_as -p pico_code_soln.psm

Step5:点击Start运行按钮，仿真工程。

Step6：如果在仿真过程中有错误，建议使用Debug方法调试。首先，双击PicoBlaze 模块，选中Display internal state；其次双击PicoBlaze Instruction Display模块，不选中Disable Display选项；最后设置Single-Step Simulation模块为Single-step模式。这样，处理器运行在单步模式下，通过显示处理器内部状态，便于查找原因。

3）EDK处理器模块

EDK处理器模块提供了MicoBlaze处理器的接口，允许设计人员将共享存储器（包括Form/To Register,From/To FIFO和Shared Memory)和MicroBlaze关联起来，一旦建立关联关系，MicroBlaze就可以对它实现读写控制。同时也可以将System Generator工程设计导出，产生一个基于FSL的pcore，通过EDK处理器接口导入到EDK工程中，软核MicroBlaze 和硬核PowerPC都具有FSL接口。

（1）Memory映射和硬件映射

EDK Processor模块允许共享存储器作为其Memory映射的一部分，这种情况下，EDK Processor模块将自动产生与Memory映射相关的控制逻辑，同时用总线控制器（Bus Adaptor）把Memory映射和Processor正确连接起来。

EDK Processor模块支持两种模式的硬件实现方式：EDK pcore Generation 和HDL netlisting。在System Generator模块的Compilation中可以对其进行选择，其中EDK Export Tool选项代表EDk Pcore Generation模式。注：如果选择pcore Generation 模式，System Generator将MicroBlaze外部的所有模块综合成pcore，包括外围设备的硬件描述、驱动、总线连接和相应文档等。产生的pcore可以导入EDK工程中使用，所以当需要将Sysgen工程导入EDK工程使用时，选择pcore Generation模式即可。如果选择HDL Netlist模式，当前Sysgen工程中必须导入EDK工程，并且EDK工程中的Processor以Black Box形式导入。在这种模式下，包括MicroBlaze、Memory映射和总线控制器在内的逻辑都转换成硬件，所以此模式适合Processor的软件仿真和硬件协同仿真。当需要将EDK工程导入Sysgen工程使用时，选择HDL Netlist模式。

（2）驱动程序的产生和验证

不管是采用pcore模式还是HDL Netlist模式，当Memory映射后都会自动生成对于的驱动程序，并且在EDK XPS工具进行软件库编译时验证驱动程序的正确性，软件库编译成功后得到对应驱动的参考文档。在pcore Generation模式下，驱动程序的验证通过pcore的名字来确定。在HDL Netlist模式下，System Generator工程中导入EDK工程，System Generator自动在EDK工程中添加一个外围设备，该设备起到连接EDK工程和System Generator的作用，在该模式下一个EDK Processor只允许连接一个外围设备。

（3）EDK Processor支持异步时钟

在某些设计中，处理器和外部硬件逻辑需要使用不同的时钟频率，这样外部硬件逻辑以最高速度（或者合适的最高速度）运行，而不需要与EDKProcessor采用相同的时钟频率。EDK支持异步时钟设计，在EDK Processor模块的Implementation标签处选择Dual Clock即可实现异步时钟的支持。

如果选择EDK pcore Generation（也就是导出模式），System Generator 中的硬件逻辑用时钟clk驱动，而Processor用时钟plb_clk驱动，不同区域共享存储器也使用各自不同的时钟驱动，该设计中不能使用共享Register；如果选择HDL Netlist（也就是导入模式），EDK Processor的PLB总线也必须被时钟plb_clk驱动。

当进行硬件协同仿真时，选择HDL Netlist模式，设计中的时钟连接方式将有所变化。开发板系统时钟输入硬件协同仿真模块后，再连接到System Generator中的硬件逻辑模块，另外一个分支通过BUFG后作为plb_clk驱动Processor。该拓扑结构的连接方式允许System Generator使用single_step模式工作，而Processor使用free_running 模式工作。所以非常适用于一些时钟敏感的外围设备（比如RS-232 UARTS），在不改变System Generator侧逻辑适用single_step模式的前提下，让外围设备工作在free_running模式下。

（4）EDK Import Wizard的使用

通过EDK Import Wizard可以将EDK工程导入到System Generator中，双击EDK Processor图标，点击Import按钮或者在Configure Processor for中选择HDL netlisting会开启EDK Import Wizard，用户选择EDK工程（.xmp)的路径和相关的开发板信号即可。

注：在System Generator中导入的EDK工程文件，一旦EDK工程中有修改部分，需要再次导入EDK工程；同时当前的EDK Import Wizard版本只支持导入一个EDK Project，并且只支持MicroBlaze Processor处理器；System Generator和Processor不能使用相同模块，比如System Generator使用了基于以太网的硬件协同仿真，那么Processor将不能使用以太网接口。

（5）处理器端口引出

处理器和System Generator之间交换数据的首先方法是通过共享存储器，但也可以通过在设计的顶层模块中预留处理器内部接口来完成通信。双击EDK模式，点击Advanced标签，选择需要在顶层模块引出的接口。但这些端口中不包括时钟信号和System Generator用来实现Memory映射的接口，这些端口也可以由用户自定义名字输出。

（6）System Generator产生的Pcore导入XPS工程中

step1：在当前工程中添加EDK Processor模块，双击EDK Processor 模块，点击Basic标签，在Available Memories栏中选择all，然后点击Add按钮后把当前工程中所有可用的共享存储器都加入到EDK Processor中，EDK Processor会自动为每一个共享存储器产生Memory映射，在Memory Map栏将显示共享存储器信息，在Configure Processor for栏中选择EDK Processor generation点击OK按钮即可。

step2：双击System Generator图标，设置Compilation标签为Export as a pcore to EDK，然后选择芯片类型Part，最后点击Generate按钮。自动生成一个pcore 文件夹，包含该pcore相关的所有文件。

step3：启动XPS，创建一个XPS工程；手动将System Generator产生的pcore文件夹中所有文件复制到XPS工程pcore目录下。然后点击Project---Rescan User Repositories。

以后的操作同XPS中的操作一样。

（7）XPS工程导入System Generator工程设计

step1：手动添加EDK Processor，并双击打开该模块，在Configure Processor for栏选择HDL netlisting,这时候Import有效。如果你是第一次导入XPS工程，在选择HDL netlisting时会自动弹出XPS Import Wizard；当然也可以点击Import按钮弹出，选择.xmp工程文件。

step2：配置Memory映射接口。双击EDK Processor模块，点击Basic 标签，在Available Memories栏，选择all，然后点击Add按钮后把当前工程中所有可用的共享存储器都加入到EDK Processor中，在Memory Map栏将显示共享存储器信息。

step3：编写软件程序。打开Xilinx Platform Studio，新建一个应用程序（MyProject）并确保该程序可以下载到BRAM中，而工程中其他的应用程序不能有此功能。

step4：双击EDK Processor模块，点击Simulation标签的Compile software program完成该软件程序的编译操作。

step5：建立协同仿真模块。

step6：创建一个Testbench Model。并添加Hardware Co-simulation 模块到当前工程中。双击该模块，点击Software标签，重新载入对应的工程文件和BMM文件，点击Compile and update bitstream。

step7：运行仿真。

电子元件封装大全及封装常识

电子元件封装大全及封装常识 2010-04-12 19:33 一、什么叫封装 封装，就是指把硅片上的电路管脚,用导线接引到外部接头处,以便与其它器件连接.封装形式是指安装半导体集成电路芯片用的外壳。它不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件相连接，从而实现内部芯片与外部电路的连接。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB(印制电路板)的设计和制造，因此它是至关重要的。 衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。封装时主要考虑的因素： 1、芯片面积与封装面积之比为提高封装效率，尽量接近1：1； 2、引脚要尽量短以减少延迟，引脚间的距离尽量远，以保证互不干扰，提高性能； 3、基于散热的要求，封装越薄越好。 封装主要分为DIP双列直插和SMD贴片封装两种。从结构方面，封装经历了最早期的晶体管TO（如TO-89、TO92）封装发展到了双列直插封装，随后由PHILIP公司开发出了SOP小外型封装，以后逐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC （小外形集成电路）等。从材料介质方面，包括金属、陶瓷、塑料、塑料，目前很多高强度工作条件需求的电路如军工和宇航级别仍有大量的金属封装。 封装大致经过了如下发展进程： 结构方面：TO－>DIP－>PLCC－>QFP－>BGA －>CSP； 材料方面：金属、陶瓷－>陶瓷、塑料－>塑料； 引脚形状：长引线直插－>短引线或无引线贴装－>球状凸点； 装配方式：通孔插装－>表面组装－>直接安装 二、具体的封装形式 1、 SOP/SOIC封装 SOP是英文Small Outline Package 的缩写，即小外形封装。SOP封装技术由1968～1969年菲利浦公司开发成功，以后逐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电路）等。 2、 DIP封装 DIP是英文 Double In-line Package的缩写，即双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。DIP是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。 < 1 > 3、 PLCC封装 PLCC是英文Plastic Leaded Chip Carrier 的缩写，即塑封J引线芯片封装。PLCC封装方式，外形呈正方形，32脚封装，四周都有管脚，外形尺寸比DIP封装小得多。PLCC封装适合用SMT表面安装技术在PCB上安装布线，具有外形尺寸小、可靠性高的优点。 4、 TQFP封装 TQFP是英文thin quad flat package的缩写，即薄塑封四角扁平封装。四边扁平封装（TQFP）

半导体封装制程简介

（Die Saw） 晶片切割之目的乃是要將前製程加工完成的晶圓上一顆顆之芯片（Die）切割分離。首先要在晶圓背面貼上蓝膜（blue tape）並置於鋼 製的圆环上，此一動作叫晶圓粘片（wafer mount），如圖一，而後再 送至晶片切割機上進行切割。切割完後，一顆顆之芯片井然有序的排 列在膠帶上，如圖二、三，同時由於框架之支撐可避免蓝膜皺摺而使 芯片互相碰撞，而圆环撐住膠帶以便於搬運。 圖一 圖二

（Die Bond） 粘晶（装片）的目的乃是將一顆顆分離的芯片放置在导线框架（lead frame）上並用銀浆（epoxy ）粘着固定。引线框架是提供芯片一個粘着的位置+ （芯片座die pad），並預設有可延伸ＩＣ芯片電路的延伸腳（分為內 引腳及外引腳inner lead/outer lead）一個引线框架上依不同的設計可以有 數個芯片座，這數個芯片座通常排成一列，亦有成矩陣式的多列排法 。引线框架經傳輸至定位後，首先要在芯片座預定粘着芯片的位置上点

上銀浆（此一動作稱為点浆），然後移至下一位置將芯片置放其上。 而經過切割的晶圓上的芯片則由焊臂一顆一顆地置放在已点浆的晶 粒座上。装片完後的引线框架再由传输设备送至料盒（magazine） 。装片后的成品如圖所示。 引线框架装片成品 胶的烧结 烧结的目的是让芯片与引线框晶粒座很好的结合固定，胶可分为银浆（导电胶）和绝缘胶两种，根据不同芯片的性能要求使用不同的胶，通常导电胶在200度烤箱烘烤两小时；绝缘胶在150度烤箱烘烤两个半小时。 （Wire Bond） 焊线的目的是將芯片上的焊点以极细的金或铜线（18~50um）連接到引线框架上的內引腳，藉而將ＩＣ芯片的電路訊號傳輸到外界。當

InsideBlackBox

Illustration ? 1998 by A. J. Garces Inside the Black Box: Raising Standards Through Classroom Assessment By Paul Black and Dylan Wiliam Firm evidence shows that formative assessment is an essential component of classroom work and that its development can raise standards of achievement, Mr. Black and Mr. Wiliam point out. Indeed, they know of no other way of raising standards for which such a strong prima facie case can be made. RAISING the standards of learning that are achieved through schooling is an important national priority. In recent years, governments throughout the world have been more and more vigorous in making changes in pursuit of this aim. National, state, and district standards; target setting; enhanced programs for the external testing of students performance; surveys such as NAEP (National Assessment of Educational Progress) and TIMSS (Third International Mathematics and Science Study); initiatives to improve school planning and management; and more frequent and thorough inspection are all means toward the same end. But the sum of all these reforms has not added up to an effective policy because something is missing. Learning is driven by what teachers and pupils do in classrooms. Teachers have to manage complicated and demanding situations, channeling the personal, emotional, and social pressures of a group of 30 or more youngsters in order to help them learn immediately and become better learners in the future. Standards can be raised only if teachers can tackle this task more effectively. What is missing from the efforts alluded to above is any direct help with this task. This fact was recognized in the TIMSS video study: A focus on standards and accountability that ignores the processes of teaching and learning in classrooms will not provide the direction that teachers need in their quest to improve. 1 In terms of systems engineering, present policies in the U.S. and in many other countries seem to treat the classroom as a black box. Certain inputs from the outside pupils, teachers, other resources, management rules and requirements, parental anxieties, standards, tests with high stakes, and so on are fed into the box. Some outputs are supposed to follow: pupils who are more knowledgeable and competent, better test results, teachers who are reasonably satisfied, and so on. But what is happening inside the box? How can anyone be sure that a particular set of new inputs will produce better outputs if we don t at least study what happens inside? And why is it that most of the reform initiatives mentioned in the first paragraph are not aimed

半导体封装简介(精)

半导体封装简介: 半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。塑封之后，还要进行一系列操作，如后固化（Post Mold Cure）、切筋和成型（Trim&Form）、电镀（Plating）以及打印等工艺。典型的封装工艺流程为：划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。 各种半导体封装形式的特点和优点: 一、DIP双列直插式封装 DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP 结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。 DIP封装具有以下特点： 1.适合在PCB(印刷电路板)上穿孔焊接，操作方便。 2.芯片面积与封装面积之间的比值较大，故体积也较大。 Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的内存芯片也是这种封装形式。 二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装 QFP封装 QFP（Plastic Quad Flat Package）封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD（表面安装设备技术）将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。 PFP（Plastic Flat Package）方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。

Allegro表贴类元件焊盘与封装制作

手工制作表贴类元件封装 1贴片元件焊盘制作 1.1打开 Pad Designer PCB Editor Utilities > Pad Desig ner 1.2Layers 选项勾选 Signle layer mode （ Parameters 选项不做设置） 可在Parameters>Summary 查看到Single Mode: on，制作贴片类元件焊盘必须勾选。 1.3BEGIN LAYER 顶层（焊盘实体）：在Regular Pad （常规焊盘）中，选择Geometry下拉列表，确认焊盘的型状，输入焊盘的width、height。 （注意：贴片类元件焊盘Thermal Relief > Anti Pad选择Null。） 焊盘形状： Null （空）、Circle （圆形）、Square （正方形）、Oblong （椭圆形）、Rectangle （长方形）、Octagon （八边形）、Shape （形状、任意形状） 1.4PASTEMASK_TOP 钢网层、锡膏防护层：印锡膏用，为非布线层，与BEGIN LAYER的设置一致。 1.5SOLDERMASK_TOP 阻焊层：绿油开窗（就是焊盘与绿油中间位置，没铜皮也没绿油），焊盘尺寸比BEGIN LAYER大（IPC 7351标准），自已设置大2mil。 （这里的2mil是指边到边，如果是个正方形焊盘，那么soldermask的边长比焊盘的实际边长要大4mil，BGA的焊盘也不例外。） 1.6焊盘保存 File下拉菜单中，选择Save/Save as，保存焊盘（保存至symbols文件夹内），焊盘制 作完成。 2贴片元件封装制作 2.1打开 PCB Editor PCB Editor >Allegro PCB Desig n GXL 2.2新建封装符号 File> New，弹出New Drawing对话框，Drasing Name输入新建圭寸装的名称，点击Browse 选择圭寸装存放的路径，Drawing Type 选择Package symbol。 2.3设置制作封装的图纸尺寸、字体设置 图纸尺寸:Setup>Desig n Parameter Editor>Desig n ，Comma nd parameters 中Size 选择Other，Accuracy （单位精度）填4 ；将Extents 中：Left X、Lower Y （绝对坐标，中心原点，都设置为图纸大小的一半，这样就保证原点在图纸正中间位置）进行设置；图纸尺寸一般可设置为Width （600mil ）、Height （600mil），这样制作为元件封装，可减小存储空间。 字体设置： 2.4设置栅格点大小Setup>Grid，Spacingx、y 方便封装制作。 2.5加载已制作好的焊盘Layout>P in 右侧Options选项 Connect （有电气属性）：勾Or Text Seup Width Hraght 、」 1mil，Offsetx、y 设 0，，将栅格设置为1mil， 2l^https://www.wendangku.net/doc/201296928.html, 3|38.0Q 4147.00 5BG.OO 占驗庐nic |25.0C |3fli0 ESOO /b.UU lf l 11 - t- n |93.0Q [riTno 131.00 ■I11 Fl 1药B ia& iio iiri i i i

xilinx封装个人ip核的方法

电路设计中，我们有时会用到一些以前编写过的设计代码。通常这时比较好的做法是把这些类似的可以复用的模块，独立定做成一个IP块以备以后需求。IP核的设计在许多EDK里均是有提供的。因为一直用的都是xilinx的板子，故这里主要提及的是调用ISE的IP。 一个EDK的小工程，自己定义个用Create or Import Peripheral 定义了IP，在里面要用到ISE的IP.困扰了一段时间！经过群里、论坛上一些朋友的帮助终于OK了，先分享下了（引用五十米阳光），这里面主要是用到了Black Box 的设计 FPGA设计过程，很多时候在使用公司的或者第三方公司的IP核，那如何自己把自己的HDL代码变成可使用的IP呢。同时这样做也有很多好处： 将你的设计制作成BlackBox，也就是网表文件，这样别人看不到你的设计但是可以调用你的模块了。详细的参考信息如下： 1.什么是BlackBox - 一个大的设计中可以用到一系列网表文件作为输入的一部分而并不全部使用HDL文件。当综合这个大设计时综合器不需要知道这个网表文件是怎样实现的，而只需要知道它的输入输出接口就可以了。这样的网表就称为黑盒子，因为我们不需要看到它的内部情况。 -通常付费IP都会以BlackBox的形式 2.如何使用BlackBox - BlackBox网表可以是EDIF或NGC文件。 -每个BlackBox网表都需要有一个与之相对应的HDL文件来注明它的端口。 这个HDL只说明BlackBox的端口信息，而不提供具体实现信息。这个只提供端口信息的HDL文件称为Wrapper。Wrapper的名字通常需要与BlackBox 网表的名字相同。 -在ISE工程中使用BlackBox时只需要将它的Wrapper添加到工程中。然后像普通的模块一样在其上层声明和例化就可以使用。 -BlackBox网表文件可以放在ISE工程目录中，也可以放在其他任意文件夹内。 当不放在ISE工程目录时，需要在Translate属性中将Macro Search Path 指向这个目录。多个目录使用"|"分割。 3.如何制作BlackBox - BlackBox只是普通网表而已。XST的综合结果就可以直接作为BlackBox 使用。 -通常BlackBox外部还会连接其他逻辑，所以BlackBox中一般不插入 IOBUF。在XST属性中去除Insert IO Buffer的选项 1).一般收费的IP都是只提供网表供使用，自然对设计的保密是一大好处； 2).IP都是验证好的模块，提供给外界接口，自然使用方便也是一大特点； 3).以网表形式提供可以保持IP的内部时序完整性（即保存设计），类似于partition 和smartguide。

常用元件及封装形式

常用元件及封装形式：

常用元器件都在protel DOS schematic Libraries.ddb protel DOS schematic 4000 CMOS (4000序列元件) protel DOS schematic Analog digital (A/D,D/A转换元件) protel DOS schematic Comparator （比较器，如LM139之类） protel DOS schematic intel (Intel 的处理器和接口芯片之类) protel的自带的 PCB元件常用库： 1、Advpcb.ddb 2、General IC.ddb 3、Miscellaneous.ddb 4、International Rectifier.lib，有许多整流器的封装如D-37,D-44等， 另：变压器在Transformers.lib库中

Protel 常见错误 （1）在原理图中未定义元件的封装形式 错误提示：FOOTPRINT NOT FOUND IN LIBRARY. 错误原因：①在原理图中未定义元件封装形式，PCB装入网络表时找不到对应的元件封装。②原理图中将元件的封装形式写错了。如将极性电容Electrol的封装形式写作“RB0．2／0．4”。③PCB文件中未调入相应的PCB元件库；如PCB Footprint．Lib 中就没有小型发光二极管LED可用的元件封装； 解决办法①编辑PCB Footprint．Lib文件，创建LED的元件封装，然后执行更新PCB 命令； ②返回原理图，仔细核对原理图中元件封装名称是否和PCB元件库中的名称一致。双击该元件，在弹出的属性对话框中的FOOTPRINT栏中填入相应的元件封装 解决办法：打开网络表文件查看哪些元件未定义封装，并直接在网络表中对该元件增加封装，或者在原理图中找到相应的元件， （2）原理图中元件的管脚与PCB封装管脚数目不同 如果原理图库中元件的管脚数目与PCB库中封装的管脚数目没有一一对应，在装入时也会出错.这种错误主要发生在自己做的一些器件或一些特殊的器件上.例如电源变 压器的接地端在原理图库中存在，而在制作相应的PCB封装时未能给它分配焊盘，则在装入此元件时就会发生错误 解决办法：根据元件实际属性，作相应修改 （3）没有找到元件 错误描述：Component not found 错误原因：Advpcb．ddb文件包内的PCB Footprint．Lib文件中包含了绝大多数元件封装，但如果原理图中某个元件封装形式特殊，PCB Footprint．Lib文件库找不到，需装入非常用元件封装库。 处理方式：在设计文件管理器窗口内，单击PCB文件图标，进入PCB编辑状态，通过“Add／Remove”命令装入相应元件封装库。 （4）没有找到结点 错误描述：Node not found 错误原因：①指定网络中多了并不存在的节点；②元件管脚名称和PCB库中封装的管脚名称不同；③原理图中给定的元件封装和对应的PCB封装名称不同。处理方式：对于①、③可回到原理图中删除多余节点、将原理图中的元件封装修改成和对

半导体封装企业名单

半导体封装企业名单半导体封装企业名单 中电科技集团公司第58研究所 南通富士通微电子有限公司 江苏长电科技股份有限公司 江苏中电华威电子股份有限公司 天水华天科技股份有限公司（749厂） 铜陵三佳山田科技有限公司 无锡华润安盛封装公司（华润微电子封装总厂）中国电子科技集团第13研究所 乐山无线电股份公司 上海柏斯高模具有限公司 浙江华越芯装电子股份有限公司 航天771所 新科-金朋（上海）有限公司 江苏宜兴电子器件总厂 浙江东盛集成电路元件有限公司 北京科化新材料科技有限公司 上海华旭微电子公司 电子第24所 上海纪元微科电子有限公司

电子第47所 成都亚红电子公司 汕头华汕电子器件有限公司上海长丰智能卡公司 江门市华凯科技有限公司 广州半导体器件厂 北京宇翔电子有限公司 北京飞宇微电子有限责任公司深圳市商岳电子有限公司 绍兴力响微电子有限公司 上海永华电子有限公司 上海松下半导体有限公司 深圳深爱半导体有限公司 广东粤晶高科股份有限公司江苏泰兴市晶体管厂 无锡KEC半导体有限公司 捷敏电子（上海）有限公司星球电子有限公司 强茂电子(无锡)有限公司 万立电子(无锡)有限公司 江苏扬州晶来半导体集团

晶辉电子有限公司 济南晶恒有限责任公司（济南半导体总厂）无锡市无线电元件四厂 北京半导体器件五厂 吴江巨丰电子有限公司 苏州半导体总厂有限公司 快捷半导体(苏州)有限公司 无锡红光微电子有限公司 福建闽航电子公司 电子第55所 山东诸城电子封装厂 武汉钧陵微电子封装 外壳有限责任公司 山东海阳无线电元件厂 北京京东方半导体有限公司 电子第44所 电子第40所 宁波康强电子有限公司 浙江华科电子有限公司 无锡市东川电子配件厂 厦门永红电子公司

FLUXBOX指南

Fluxbox指南 引自fluxbox官方网站原文地址:[1] Fluxbox文档 Tobias Klausmann Rando Christensen “安装Fluxbox”:Jason Gillman,Jr. “主题入门”:Justin Rebelo 文档简体中文翻译:Colville Mei 修订历史 修订0.42003-09-16eg New editor in charge.Add revision history.Revisite Key Actions (crosscheck with https://www.wendangku.net/doc/201296928.html,). 目录 1.简介 关于此文档 关于Fluxbox Fluxbox是何物？ 功能 获取Fluxbox 提问和获取支持 2.起步 安装Fluxbox 获取源代码 解压缩和编译 运行Fluxbox 其它事项 3.工具 简介 fbrun fluxbox-generate_menu fluxspace wmctrl Pagers

4.标签 标签入门 标签的高级话题 Sloppy Window Grouping Tabbing single window classes 完全禁用标签 Tab Placement Tab Autogrouping 主题中的标签 5.按键绑定 Keygrabber 按键名称 动作 6.桌面背景 7.Slit 8.工具栏 9.菜单编辑 设置菜单文件位置 可用的命令 10.主题 主题的入门 主题的高阶编辑 A.建立.xinitrc/.xsession B.Frequently asked questions(FAQ) C.Theme Reference Theme directives D.在Fluxbox中使用Artwiz字体 E.调试 表格列表 5.1.Navigation 5.2.Window Operations 5.3.Window Sizing 5.4.窗口移动 5.5.杂项 10.1.Texture directives C.1.Toolbar styles C.2.Menu styles C.3.Window styles C.4.Handlebar styles C.5.Resize grip styles C.6.Window button styles C.7.Window frame styles

半导体封装形式介绍

捷伦电源，赢取iPad2Samtec连接器完整的信号来源每天新产品时刻新体验完整的15A开关模式电源 摘要：半导体器件有许多封装型式，从DIP、SOP QFP PGA BGA到CSP再到SIP，技术 指标一代比一代先进，这些都是前人根据当时的组装技术和市场需求而研制的。总体说来，它大概有三次重大的革新：第一次是在上世纪80年代从引脚插入式封装到表面贴片封装， 极大地提高了印刷电路板上的组装密度；第二次是在上世纪90年代球型矩正封装的出现， 它不但满足了市场高引脚的需求，而且大大地改善了半导体器件的性能；晶片级封装、系统 封装、芯片级封装是现在第三次革新的产物，其目的就是将封装减到最小。每一种封装都有 其独特的地方，即其优点和不足之处，而所用的封装材料，封装设备，封装技术根据其需要 而有所不同。驱动半导体封装形式不断发展的动力是其价格和性能。 关键词：半导体；芯片级封装；系统封装；晶片级封装 中图分类号:TN305. 94文献标识码：C文章编号：1004-4507(2005)05-0014-08 1半导体器件封装概述 电子产品是由半导体器件(集成电路和分立器件)、印刷线路板、导线、整机框架、外壳及显示等部分组成，其中集成电路是用来处理和控制信号，分立器件通常是信号放大，印刷线路 板和导线是用来连接信号，整机框架外壳是起支撑和保护作用，显示部分是作为与人沟通的 接口。所以说半导体器件是电子产品的主要和重要组成部分，在电子工业有“工业之米”的 美称。 我国在上世纪60年代自行研制和生产了第一台计算机，其占用面积大约为100 m2以上，现 在的便携式计算机只有书包大小，而将来的计算机可能只与钢笔一样大小或更小。计算机体 积的这种迅速缩小而其功能越来越强大就是半导体科技发展的一个很好的佐证，其功劳主要 归结于：⑴半导体芯片集成度的大幅度提高和晶圆制造(Wafer fabrication) 中光刻精度的 提高，使得芯片的功能日益强大而尺寸反而更小；(2)半导体封装技术的提高从而大大地提 高了印刷线路板上集成电路的密集度，使得电子产品的体积大幅度地降低。 半导体组装技术(Assembly technology )的提高主要体现在它的圭寸装型式(Package)不断发展。通常所指的组装(Assembly)可定义为：利用膜技术及微细连接技术将半导体芯片(Chip) 和框架(LeadFrame)或基板(Sulbstrate) 或塑料薄片(Film)或印刷线路板中的导体部分连接 以便引出接线引脚，并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺技术。它具

电子元件封装大全及封装常识

修改者：林子木 电子元件封装大全及封装常识 一、什么叫封装 封装，就是指把硅片上的电路管脚,用导线接引到外部接头处,以便与其它器件连 接.封装形式是指安装半导体集成电路芯片用的外壳。它不仅起着安装、固定、 密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线 连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件相连 接，从而实现内部芯片与外部电路的连接。因为芯片必须与外界隔离，以防止空 气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也 更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与 之连接的PCB(印制电路板)的设计和制造，因此它是至关重要的。 衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比 值越接近1 越好。封装时主要考虑的因素： 1、芯片面积与封装面积之比为提高封装效率，尽量接近1：1； 2、引脚要尽量短以减少延迟，引脚间的距离尽量远，以保证互不干扰，提高性 能； 3、基于散热的要求，封装越薄越好。 封装主要分为DIP 双列直插和SMD 贴片封装两种。从结构方面，封装经历了最 早期的晶体管TO（如TO-89、TO92）封装发展到了双列直插封装，随后由PHILIP 公司开发出了SOP 小外型封装，以后逐渐派生出SOJ（J 型引脚小外形封装）、 TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、 TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电 路）等。从材料介质方面，包括金属、陶瓷、塑料、塑料，目前很多高强度工作 条件需求的电路如军工和宇航级别仍有大量的金属封装。 封装大致经过了如下发展进程： 结构方面：TO－>DIP－>PLCC－>QFP－>BGA －>CSP； 材料方面：金属、陶瓷－>陶瓷、塑料－>塑料； 引脚形状：长引线直插－>短引线或无引线贴装－>球状凸点； 装配方式：通孔插装－>表面组装－>直接安装 二、具体的封装形式 1、SOP/SOIC 封装 SOP 是英文Small Outline Package 的缩写，即小外形封装。SOP 封装技术由 1968～1969 年菲利浦公司开发成功，以后逐渐派生出SOJ（J 型引脚小外形封 装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、 TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电 路）等。 SOP(Small Out-Line package) 也叫SOIC，小外形封装。表面贴装型封装之一， 引脚从封装两侧引出呈海鸥翼状(L 字形)。材料有塑料和陶瓷两种。SOP 除了用 于存储器LSI 外，也广泛用于规模不太大的ASSP 等电路。在输入输出端子不 超过10～40 的领域，SOP 是普及最广的表面贴装封装。引脚中心距 1.27mm，引脚数从8～44。另外，引脚中心距小于1.27mm 的SOP 也称为SSOP；装配 高度不到1.27mm 的SOP 也称为TSOP。还有一种带有散热片的SOP。

BlackBox的封装

（一）如何将自己写的verilog模块封装成IP核 将你的设计制作成BlackBox，也就是网表文件，这样别人看不到你的设计但是可以调用你的模块了。详细的参考信息如下： 1. 什么是BlackBox - 一个大的设计中可以用到一系列网表文件作为输入的一部分而并不全部使用HDL文件。当综合这个大设计时综合器不需要知道这个网表文件是怎样实现的，而只需要知道它的输入输出接口就可以了。这样的网表就称为黑盒子，因为我们不需要看到它的内部情况。 - 通常付费IP都会以BlackBox的形式 2. 如何使用BlackBox - BlackBox网表可以是EDIF或NGC文件。 - 每个BlackBox网表都需要有一个与之相对应的HDL文件来注明它的端口。这个HDL只说明BlackBox的端口信息，而不提供具体实现信息。这个只提供端口信息的HDL文件称为Wrapper。Wrapper的名字通常需要与BlackBox网表的名字相同。 - 在ISE工程中使用BlackBox时只需要将它的Wrapper添加到工程中。然后像普通的模块一样在其上层声明和例化就可以使用。 - BlackBox网表文件可以放在ISE工程目录中，也可以放在其他任意文件夹内。当不放在ISE工程目录时，需要在Translate属性中将Macro Search Path指向这个目录。多个目录使用"|"分割。 3. 如何制作BlackBox - BlackBox只是普通网表而已。XST的综合结果就可以直接作为BlackBox使用。 - 通常BlackBox外部还会连接其他逻辑，所以BlackBox中一般不插入IOBUF。在XST属性中去除Insert IO Buffer的选项。 注：NGC网表文件不能进行仿真，要下到板子里测试！ （二）在Sysgen中，3种将嵌入式处理器加入Simulink的方法 1）Black Box模块 Black Box可以导入符合规范要求的任何HDL设计，其提供了最灵活的设计方式，但同时设计的复杂度也最高。所有的总线和接口可根据需要在System Generator模型设计中灵活连接，具备对处理器的完全控制能力。 （1）可综合的HDL代码要求 实体名称不能与System Generator当前设计中其他模块冲突。 可以使用双向端口，但在System Generator中不显示出来，体现在产生的网表文件的HDL代码中。 对于Verilog类型的Black Box，模块和端口名称必须是小写字母表示，并且必须遵守HDL的编写标准。 时钟（包括时钟和时钟使能）端口在VHDL下必须是std_logic类型，在Verilog下必须是单比特类型。 HDL模块中，时钟和时钟使能（clk和ce）必须成对出现，如果存在多个时钟对，Black Box在硬件实现时只提供一个系统时钟（System_clk)，不同的时钟使能（ce1，ce2等）构成不同频率时钟。

(完整版)元器件封装大全

元器件封装大全 A. 名称Axial 描述轴状的封装 名称 AGP （Accelerate Graphical Port） 描述加速图形接口 名称 AMR (Audio/MODEM Riser) 描述声音/调制解调器插卡 B. 名称 BGA （Ball Grid Array） 描述 球形触点阵列，表面贴 装型封装之一。在印刷基板 的背面按阵列方式制作出 球形凸点用以代替引脚，在 印刷基板的正面装配LSI 芯片，然后用模压树脂或灌 封方法进行密封。也称为凸 点阵列载体(PAC) 名称 BQFP (quad flat package with bumper) 描述 带缓冲垫的四侧引脚扁 平封装。QFP封装之一，在 封装本体的四个角设置突 (缓冲垫)以防止在运送过 程中引脚发生弯曲变形。 C．陶瓷片式载体封装 名称 C－ (ceramic) 描述 表示陶瓷封装的记号。 例如，CDIP 表示的是陶瓷 DIP。 名称C-BEND LEAD 描述名称CDFP 描述

名称Cerdip 描述 用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。 名称CERAMIC CASE 描述 名称 CERQUAD (Ceramic Quad Flat Pack) 描述 表面贴装型封装之一， 即用下密封的陶瓷QFP，用 于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热 性比塑料QFP 好，在自然空 冷条件下可容许 1.5～2W 的功率 名称CFP127 描述 名称 CGA (Column Grid Array)描述 圆柱栅格阵列，又称柱栅阵列封装 名称 CCGA (Ceramic Column Grid Array) 描述陶瓷圆柱栅格阵列 名称CNR 描述CNR是继AMR之后作为INTEL的标准扩展接口 名称CLCC 描述 带引脚的陶瓷芯片载体，引脚从封装的四个侧面引出，呈丁字形。带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为QFJ、QFJ－G.

半导体封装技术大全

半导体封装技术大全 1、BGA(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚BGA仅为31mm 见方；而引脚中心距为0.5mm 的30 4 引脚QFP 为40mm 见方。而且BGA不用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有 可能在个人计算机中普及。最初，BGA的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI 厂家正在开发500 引脚的BGA。BGA的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为 GPAC(见OMPAC 和GPAC)。 2、BQFP(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。 3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。 4、C－(ceramic) 表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。 5、Cerdip 用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EP ROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8 到42。在日本，此封装表示为DIP－G(G 即玻璃密封的意思)。 6、Cerquad 表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1. 5～ 2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8m m、0.65mm、 0.5mm、 0.4mm 等多种规格。引脚数从32 到368。 7、CLCC(ceramic leaded chip carrier) 带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。带有窗口的用于封装紫外线擦除型EPRO M 以及带有EPROM 的微机电路等。此封装也称为 QFJ、QFJ－G(见QFJ)。 8、COB(chip on board) 板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片焊技术。 9、DFP(dual flat package) 双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，现在已基本上不用。 10、DIC(dual in-line ceramic package) 陶瓷DIP(含玻璃密封)的别称(见DIP). 11、DIL(dual in-line) DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。 12、DIP(dual in-line package) 双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。 DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。引脚中心距2.54mm，引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52m m 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加区分，只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP 也称为cerdip(见cerdip)。 13、DSO(dual small out-lint) 双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。 14、DICP(dual tape carrier package) 双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于利用的是TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为定制品。另外，0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在日本，按照E

元器件封装对照表 元器件封装大全

元器件封装对照表元器件封装大全 Protel 99se 元件封装电阻 AXIAL 无极性电容 RAD 电解电容 RB- 电位器 VR 二极管 DIODE 三极管 TO 电源稳压块78和79系列 TO－126H和TO-126V 场效应管和三极管一样 整流桥 D－44 D－37 D－46 单排多针插座 CON SIP (搜索con可找到任何插座) 双列直插元件 DIP 晶振 XTAL1 电容电阻外形尺寸与封装的对应关系是: 0402=1.0x0.5 0603=1.6x0.8 0805=2.0x1.2 1206=3.2x1.6 1210=3.2x2.5 1812=4.5x3.2 2225=5.6x6.5 零件封装是指实际零件焊接到电路板时所指示的外观和焊点的位置。是纯粹的空间概念因此不同的元件可共用同一零件封装，同种元件也可有不同的零件封装。像电阻，有传统的针插式，这种元件体积较大，电路板必须钻孔才能安置元件，完成钻孔后，插入元件，再过锡炉或喷锡（也可手焊），成本较高，较新的设计都是采用体积小的表面贴片式元件（SMD）这种元件不必钻孔，用钢膜将半熔状锡膏倒入电路板，再把SMD元件放上，即可焊接在电路板 上了。 关于零件封装我们在前面说过，除了DEVICE。LIB库中的元件外，其它库的元件都已经有了 固定的元件封装，这是因为这个库中的元件都有多种形式：以晶体管为例说明一下： 晶体管是我们常用的的元件之一，在DEVICE。LIB库中，简简单单的只有NPN与PNP之分，但 实际上，如果它是NPN的2N3055那它有可能是铁壳子的TO—3，如果它是NPN的2N3054，则有 可能是铁壳的TO-66或TO-5，而学用的CS9013，有TO-92A，TO-92B，还有TO-5，TO-46，TO-5 2等等，千变万化。