MC34063芯片附送部分经典电路

都是来源于网络的治疗，整理整理，与大家分享学习，我想还是免费的好。

34063由于价格便宜，开关峰值电流达1.5A，电路简单且效率满足一般要求，所以得到广泛使用。

1. MC34063 DC/DC变换器控制电路简介：

MC34063是一单片双极型线性集成电路，专用于直流-直流变换器控制部分。片内包含有温度补偿带隙基准源、一个占空比周期控制振荡器、驱动器和大电流输出开关，能输出1.5A的开关电流。它能使用最少的外接元件构成开关式升压变换器、降压式变换器和电源反向器。

特点：

*能在3.0-40V的输入电压下工作

*短路电流限制

*低静态电流

*输出开关电流可达1.5A（无外接三极管）

*输出电压可调

*工作振荡频率从100HZ到100KHZ

2.MC34063引脚图及原理框图

MC34063 电路原理

振荡器通过恒流源对外接在CT 管脚(3 脚)上的定时电容不断地充电和放电以产生振荡波形。充电和放电电流都是恒定的，振荡频率仅取决于外接定时电容的容量。与门的C 输入端在振荡器对外充电时为高电平，D 输入端在比较器的输入电平低于阈值电平时为高电平。当C 和D输入端都变成高电平时触发器被置为高电平，输出开关管导通;反之当振荡器在放电期间，C 输入端为低电平，触发器被复位，使得输出开关管处于关闭状态。

电流限制通过检测连接在VCC（即6脚）和7 脚之间采样电阻（Rsc）上的压降来完成，当检测到电阻上的电压降接近超过300 mV 时，电流限制电路开始工作，这时通过CT 管脚(3 脚) 对定

时电容进行快速充电以减少充电时间和输出开关管的导通时间，结果是使得输出开关管的关闭时间延长。

线性稳压电源效率低，所以通常不适合于大电流或输入、输出电压相差大的情况。开关电源的效率相对较高，而且效率不随输入电压的升高而降低，电源通常不需要大散热器，体积较小，因此在很多应用场合成为必然之选。开关电源按转换方式可分为斩波型、变换器型和电荷泵式，按开关方式可分为软开关和硬开关。

斩波型开关电源

斩波型开关电源按其拓扑结构通常可以分为3种：降压型(Buck)、升压型(Boost)、升降压型(Buck-boost)。降压型开关电源电路通常如图1所示。

图1中，T为开关管，L1为储能电感，C1为滤波电容，D1为续流二极管。当开关管导通时，电感被充磁，电感中的电流线性增加，电能转换为磁能存储在电感中。设电感的初始电流为iL0，则流过电感的电流与时间t的关系为：

iLt= iL1+(Vi-Vo-Vs)t/L，Vs为T的导通电压。

当T关断时，L1通过D1续流，从而电感的电流线性减小，设电感的初始电流为iL1，则则流过电感的电流与时间t的关系：

iLt="iL1-"(Vo+Vf)t/L，Vf为D1的正向饱和电压。

图1降压型开关电源基本电路

34063的特殊应用

● 扩展输出电流的应用

DC/DC转换器34063开关管允许的峰值电流为1.5A，超过这个值可能会造成34063永久损坏。由于通过开关管的电流为梯形波，所以输出的平均电流和峰值电流间存在一个差值。如果使用较大的电感，这个差值就会比较小，这样输出的平均电流就可以做得比较大。例如，输入电压为9V，输出电压为3.3V，采用220μH的电感，输出平均电流达到900mA，峰值电流为1200mA。

单纯依赖34063内部的开关管实现比900mA更高的输出电流不是不可以做到，但可靠性会受影响。要想达到更大的输出电流，必须借助外加开关管。图2和图3是外接开关管降压电路和升压电路。

升压型达林顿及非达林顿接法

图2

降压型达林顿及非达林顿接法

图3

采用非达林顿接法，外接三极管可以达到饱和，当达到深度饱和时，由于基区存储了相当的电荷，所以三极管关断的延时就比较长，这就延长了开关导通时间，影响开关频率。达林顿接法虽然不会饱和，但开关导通时压降较大，所以效率也会降低。可以采用抗饱和驱动技术，图4所示，此驱动电路可以将Q1的Vce保持在 0.7V以上，使其导通在弱饱和状态。

图4抗饱和驱动电路

利用一片34063就可以产生三路电压输出，如图5所示。

图5输出3路电压的34063电路

+VO的输出电压峰值可达2倍V_IN，-VO的输出电压可达-V_IN。需要注意的是，3路的峰值电路不能超过1.5A，同时两路附加电源的输出功率和必须小于V_IN·I·(1-D)，其中I为主输出的电流，D 为占空比。在此两路输出电流不大的情况下，此电路可以很好地降低实现升压和负压电源的成本。

● 具有关断功能的34063电路

34063本身不具有关断功能，但可以利用它的过流饱和功能，增加几个器件就可以实现关断功能，同时还可以实现延时启动。

图6是具有关断功能的34063电路，R4取510Ω，R6取3.9kΩ。当控制端加一个高电平，则34063

的输出就变成0V，同时不影响它的过流保护功能的正常工作。

将此电路稍加改动，就可以得到具有延时启动功能的34063电路，如图7所示。

取C11为1μF，R10为510Ω，就可以达到200～500ms的启动延时(延时时间和输入电压有关)。这个电路的缺点就是当峰值电流过流时无法起到保护作用，只能对平均电流过流起保护作用。

● 恒流恒压充电电路

恒压恒流充电电路如图8所示，可用于给蓄电池进行充电，先以500mA电流恒流充电，充到13.8V 后变为恒压充电，充电电流逐渐减小。

34063的局限性

由34063构成的开关电源虽然价格便宜、应用广泛，但它的局限性也是显而易见的。主要有以下几点：

(1)效率偏低。对于降压应用，效率一般只有70%左右，输出电压低时效率更低。这就使它不能用在某些对功耗要求严格的场合，比如USB提供电源的应用。

(2)占空比范围偏小，约在15%～80%，这就限制了它的动态范围，某些输入电压变化较大的应用场合则不适用。

(3)由于采用开环误差放大，所以占空比不能锁定，这给电路参数的选择带来麻烦，电感量和电容量不得不数倍于理论计算值，才能达到预期的效果。虽然34063有许多缺点，但对产品利润空间十分有限的制造商来说，它还是设计开关电源的很好选择。

具有关断功能的34063电路

图6

具有延时启动功能的34063电路

图7

恒压恒流充电电路

图8

器件选择要点

(1)只如果外接开关管，最好选择开关三极管或功率MOS 管，注意耐压和功耗。

(2)如果开关频率很高，电感可选用多线并绕的，以降低趋肤效应的影响。

(3)续流二极管一般选恢复时间短、正向导通电压小的肖特基二极管，但要注意耐压。如果输出电压很小(零点几伏)，就必须使用MOS管续流。输出滤波电容一般使用高频电容，可减小输出纹波同时降低电容的温升。在取样电路的上臂电阻并一个0.1～1μf电容，可以改善瞬态响应。

PCB布局和布线的要点

开关导通和关断都存在一个电流环路，这两个环路都是高频、大电流的环路，所以在布局和布线时都要将此二环路面积设计得最小。用于反馈的取样电压要从输出电容上引出，并注意芯片或开关管的散热。

典型应用：

图二是进行降压式的DC-DC转换应用。其输出电压值可通过改变R4、R5电阻值来进行调整，其输出电压符合以下

公式：V out=(1+R4/R5)*1.25V 电路中限流电阻取值为0.15Ω,因此输入电流被限流在0.3V/0.15Ω=2A。改变限流电阻即可改变限流值。（注：下同）

图三是进行升压式的DC-DC转换应用。其输出电压值也是通过改变R4、R5电阻值来进行调整，其输出电压符合以下公式：V out=(1+R4/R5)*1.25V

图四是反转式的DC-DC转换应用。其输出电压值也是通过改变R2、R3电阻值来进行调整，其输出电压符合以下公式：V out=(1+R3/R2)*1.25V

电路中限流电阻取值为0.3Ω,因此输入电流被限流在0.3V/0.3Ω=1A。

电路中限流电阻取值为0.3Ω,因此输入电流被限流在0.3V/0.3Ω=1A。

MC34063接成标准的DC—DC电路

1：极性反转。2：升压。3：降压。三种典型电路时，外围元件参数的自动计算

使用方法：只要在左中部框中输入你想要的参数，然后点击“进行计算并且刷新电路图”按钮，它就可以自动给所有相关的外围元件参数和相对应的标准电路图纸，使设计DC—DC电路实现智能化高效化。

关于警告：如果您输入的参数超过了34063的极限，它会自动弹出警告窗口提醒您更改它们。

特殊输入：要设计极性反转电路请在输入或输出电压数字的前面加上负号，比如－5V。

这是一种用于DC－DC电源变换的集成电路，应用比较广泛，通用廉价易购。极性反转效率最高６５％，升压效率最高９０％，降压效率最高８０％，变换效率和工作频率滤波电容等成正比。

另外，输出功率达不到要求的时候，比如＞250～300MA时，可以通过外接扩功率管的方法扩大电流，双极型或MOS型扩流管均可，计算公式和其他参数及其含义详见最下部详细介绍即可。

输入电压V

输出电压V

输出电流mA

输出电压

mV(pp)

波纹系数

工作频率kHz

外围元件标称含义和它们取值的计算公式：

Vout(输出电压)＝1.25V（１＋R2／R1）

Ct(定时电容)：决定内部工作频率。Ct=0.000 004*Ton(工作频率）

Ipk=2*Iomax*T/toff

Rsc(限流电阻)：决定输出电流。Rsc＝0.33／Ipk

Lmin(电感)：Lmin＝(Vimin－Vces)*Ton/ Ipk

Co(滤波电容)：决定输出电压波纹系数，Co＝Io*ton/Vp-p(波纹系数）

固定值参数：

Vces=1.0V ton/toff=(Vo+Vf－Vimin)/(Vimin－Vces）Vimin:输入电压不稳定时的最小值

Vf=1.2V 快速开关二极管正向压降

1：快速开关二极管可以选用IN4148，在要求高效率的场合必须使用IN5819！

2：34063能承受的电压，即输入输出电压绝对值之和不能超过40V，否则不能安全稳定的工作。

MC34063

1. MC34063 DC/DC变换器控制电路简介：

MC34063是一单片双极型线性集成电路，专用于直流-直流变换器控制部分。片内包含有温度补偿带隙基准源、一个占空比周期控制振荡器、驱动器和大电流输出开关，能输出1.5A的开关电流。它能使用最少的外接元件构成开关式升压变换器、降压式变换器和电源反向器。

特点：

*能在3.0-40V的输入电压下工作

*短路电流限制

*低静态电流

*输出开关电流可达1.5A（无外接三极管）

*输出电压可调

*工作振荡频率从100HZ到100KHZ

2.MC34063引脚图及原理框图

3 MC34063应用电路图：

3.1 MC34063大电流降压变换器电路

3.2 MC34063大电流升压变换器电路

3.3 MC34063反向变换器电路

3.4 MC34063降压变换器电路

3.5 MC34063升压变换器电路

================================================================

MC34063 电路原理

振荡器通过恒流源对外接在C T管脚(3 脚)上的定时电容不断地充电和放电以产生振荡波形。充电和放电电流都是恒定的，振荡频率仅取决于外接定时电容的容量。与门的C 输入端在振荡器对外充电时为高电平，D 输入端在比较器的输入电平低于阈值电平时为高电平。当C 和D输入端都变成高电平时触发器被置为高电平，输出开关管导通;反之当振荡器在放电期间，C 输入端为低电平，触发器被复位，使得输出开关管处于关闭状态。电流限制通过检测连接在V CC和5 脚之间电阻上的压降来完成功能。当检测到电阻上的电压降接近超过300 mV 时，电流限制电路开始工作，这时通过C T管脚(3 脚) 对定时电容进行快速充电以减少充电时间和输出开关管的导通时间，结果是使得输出开关管的关闭时间延长。

带隔离输出的DC-DC变换电路方案

电路原理

电路原理如图2 所示，该电路是在MC34063典型的降压电路上，用开关变压器取代自感线圈实现的。利用开关变压器以获取隔离直流电源的能量供给。开关变压器的副边交变电压经BR1的全波整流，C19 、C20 的滤波，L2 、L3 的高频遏制及U7 、U8 线性稳压器的稳压，便可获取稳定的直流输出。在确定的硬件系统中，用于向数字系统

供电的V CC电源负荷是稳定的，通过开关变压器的交变方波的占空比也是稳定的，因此，根据+ 5 V、- 5 V 的负荷情况，恰当的选择开关变压器的铁芯、骨架参数及原、副边匝数，便可获得与供电电源、数字电路电源V CC隔离的+ 5 V 、- 5 V直流输出。

图2 带隔离输出的DC-DC 变换电路原理图

电路参数及实验数据

开关变压器参数

铁芯形式: EI22B ，磁导率:2000 H/ m ，骨架参数: EI22210P ，原边线圈匝数: 60 匝，副边线圈匝数:40 匝。

电源拉偏实验参数

在规定范围内改变输入电压，用万用表测输出端电压，数据如表1 。

负荷调整实验参数

对3 组直流电源分别接入不同负载，用万用表测取输出电压，数据如表2 。

纹波系数

在一定负荷下用示波器观察输出电压，测取纹波电压(峰2峰值) < 5mV ，纹波系数= 5/5000×100 % = 0.1%。满足一般硬件电路对电源的要求。

结论

该电路使用元件少，结构简单，可靠实用。在数据采集器的14位A/ D转换器中，采用上述电源，实验室长期试运行表明:供电稳定，无跳码，检测精度不低于0.1%。该电路适用于微处理器的模拟电路与数字电路的混合硬件系统中，需要低压、小功率、供电场合，如温度巡检仪、数据采集器等装置

线性稳压电源效率低，所以通常不适合于大电流或输入、输出电压相差大的情况。开关电源的效率相对较高，而且效率不随输入电压的升高而降低，电源通常不需要大散热器，体积较小，因此在很多应用场合成为必然之选。开关电源按转换方式可分为斩波型、变换器型和电荷泵式，按开关方式可分为软开关和硬开关。

斩波型开关电源

斩波型开关电源按其拓扑结构通常可以分为3种：降压型(Buck)、升压型(Boost)、升降压型(Buck-boost)。降压型开关电源电路通常如图1所示。

图1中，T为开关管，L1为储能电感，C1为滤波电容，D1为续流二极管。当开关管导通时，电感被充磁，电感中的电流线性增加，电能转换为磁能存储在电感中。设电感的初始电流为iL0，则流过电感的电流与时间t的关系为：iLt= iL1+(Vi-Vo-Vs)t/L，Vs为T的导通电压。

当T关断时，L1通过D1续流，从而电感的电流线性减小，设电感的初始电流为iL1，则则流过电感的电流与时间t 的关系：

iLt=iL1-(Vo+Vf)t/L，Vf为D1的正向饱和电压。

图1降压型开关电源基本电路

34063的特殊应用

● 扩展输出电流的应用

DC/DC转换器34063开关管允许的峰值电流为1.5A，超过这个值可能会造成34063永久损坏。由于通过开关管的电流为梯形波，所以输出的平均电流和峰值电流间存在一个差值。如果使用较大的电感，这个差值就会比较小，这样输出的平均电流就可以做得比较大。例如，输入电压为9V，输出电压为3.3V，采用220μH的电感，输出平均电流达到900mA，峰值电流为1200mA。

单纯依赖34063内部的开关管实现比900mA更高的输出电流不是不可以做到，但可靠性会受影响。要想达到更大的输出电流，必须借助外加开关管。图2和图3是外接开关管降压电路和升压电路。

图2升压型达林顿及非达林顿接法

图3 降压型达林顿及非达林顿接法

采用非达林顿接法，外接三极管可以达到饱和，当达到深度饱和时，由于基区存储了相当的电荷，所以三极管关断的延时就比较长，这就延长了开关导通时间，影响开关频率。达林顿接法虽然不会饱和，但开关导通时压降较大，所以效率也会降低。可以采用抗饱和驱动技术，图4所示，此驱动电路可以将Q1的Vce保持在0.7V以上，使其导通在弱饱和状态。

图4抗饱和驱动电路

利用一片34063就可以产生三路电压输出，如图5所示。

图5输出3路电压的34063电路

+VO的输出电压峰值可达2倍V_IN，-VO的输出电压可达-V_IN。需要注意的是，3路的峰值电路不能超过1. 5A，同时两路附加电源的输出功率和必须小于V_IN·I·(1-D)，其中I为主输出的电流，D为占空比。在此两路输出电流不大的情况下，此电路可以很好地降低实现升压和负压电源的成本。

● 具有关断功能的34063电路

34063本身不具有关断功能，但可以利用它的过流饱和功能，增加几个器件就可以实现关断功能，同时还可以实现延时启动。

图6是具有关断功能的34063电路，R4取510Ω，R6取3.9kΩ。当控制端加一个高电平，则34063的输出就变成0V，同时不影响它的过流保护功能的正常工作。

将此电路稍加改动，就可以得到具有延时启动功能的34063电路，如图7所示。

取C11为1μF，R10为510Ω，就可以达到200～500ms的启动延时(延时时间和输入电压有关)。这个电路的缺点就

是当峰值电流过流时无法起到保护作用，只能对平均电流过流起保护作用。

● 恒流恒压充电电路

恒压恒流充电电路如图8所示，可用于给蓄电池进行充电，先以500mA电流恒流充电，充到13.8V后变为恒压充电，充电电流逐渐减小。

34063的局限性

由34063构成的开关电源虽然价格便宜、应用广泛，但它的局限性也是显而易见的。主要有以下几点：

(1)效率偏低。对于降压应用，效率一般只有70%左右，输出电压低时效率更低。这就使它不能用在某些对功耗要求严格的场合，比如USB提供电源的应用。

(2)占空比范围偏小，约在15%～80%，这就限制了它的动态范围，某些输入电压变化较大的应用场合则不适用。

(3)由于采用开环误差放大，所以占空比不能锁定，这给电路参数的选择带来麻烦，电感量和电容量不得不数倍于理论计算值，才能达到预期的效果。虽然34063有许多缺点，但对产品利润空间十分有限的制造商来说，它还是设计开关电源的很好选择。

图6具有关断功能的34063电路

图7具有延时启动功能的34063电路

图8恒压恒流充电电路

开关电源的频率和ADSL性能

对于ADSL来说，上行信道分布在30～100kHz之间，下行信道分布在100kHz～1.1MHz之间。长线连接速率常常是衡量ADSL性能的一个重要指标，但在线路很长的时候，下行信道中高频信道衰减得很厉害，所以此时下行低频段的信噪比对长线连接速率就起着至关重要的作用。

开关电源的输出含有开关频率基频及其谐波的纹波成分，一般从基波到10次谐波的能量都比较大。如果开关频率为20kHz，它的谐波为40kHz、60kHz、80kHz…。这样，从100～300kHz的下行信道中就会有10个干扰的频率点。而如果开关频率为100kHz，则干扰点就下降为2个，如果开关频率为1MHz，则下行信道就不会受到干扰，这样就能极大提高下行信道的性能。

器件选择要点

(1)只如果外接开关管，最好选择开关三极管或功率MOS 管，注意耐压和功耗。

(2)如果开关频率很高，电感可选用多线并绕的，以降低趋肤效应的影响。

(3)续流二极管一般选恢复时间短、正向导通电压小的肖特基二极管，但要注意耐压。如果输出电压很小(零点几伏)，就必须使用MOS管续流。输出滤波电容一般使用高频电容，可减小输出纹波同时降低电容的温升。在取样电路的上臂电阻并一个0.1～1μf电容，可以改善瞬态响应。

PCB布局和布线的要点

开关导通和关断都存在一个电流环路，这两个环路都是高频、大电流的环路，所以在布局和布线时都要将此二环路面积设计得最小。用于反馈的取样电压要从输出电容上引出，并注意芯片或开关管的散热。

数字电路经典笔试题目汇总

数字电路笔试汇总 2、什么是同步逻辑和异步逻辑？（汉王笔试） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 電路設計可分類為同步電路和非同步電路設計。同步電路利用時鐘脈衝使其子系統同步運作，而非同 步電路不使用時鐘脈衝做同步，其子系統是使用特殊的“開始”和“完成”信號使之同步。由於非同步電 路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模組性、可組合和可複用性-- 因此近年來對非同步電路研究增加快速，論文發表數以倍增，而Intel Pentium 4處理器設計，也開始採用 非同步電路設計。 异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，其逻 辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路(寄存 器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路 共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。 3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。（线或则是下拉电阻） 4、什么是Setup 和Holdup时间？（汉王笔试） 解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA 2003.11.06 上海笔试试题） Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信 号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下 一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不 变的时间。如果hold time不够，数据同样不能被打入触发器。 建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不 变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现

集成电路课程设计报告

课程设计 班级： 姓名： 学号： 成绩： 电子与信息工程学院 电子科学系

CMOS二输入与非门的设计 一、概要 随着微电子技术的快速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。而对于现代信息产业和信息社会的基础来讲，集成电路是改造和提升传统产业的核心技术。随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。 集成电路有两种。一种是模拟集成电路。另一种是数字集成电路。本论文讲的是数字集成电路版图设计的基本知识。然而在数字集成电路中CMOS与非门的制作是非常重要的。 二、CMOS二输入与非门的设计准备工作 1.CMOS二输入与非门的基本构成电路 使用S-Edit绘制的CMOS与非门电路如图1。 图1 基本的CMOS二输入与非门电路

2.计算相关参数 所谓与非门的等效反相器设计，实际上就是根据晶体管的串并联关系，再根据等效反相器中的相应晶体管的尺寸，直接获得与非门中各晶体管的尺寸的设计方法。具体方法是：将与非门中的VT3和VT4的串联结构等效为反相器中的NMOS 晶体管，将并联的VT 1、VT 2等效PMOS 的宽长比(W/L)n 和(W/L)p 以后，考虑到VT3和VT4是串联结构，为保持下降时间不变，VT 3和VT 4的等线电阻必须减小为一半，即他们的宽长比必须为反相器中的NMOS 的宽长比增加一倍，由此得到(W/L)VT3,VT4=2(W/L)N 。 因为考虑到二输入与非门的输入端IN A 和IN B 只要有一个为低电平，与非门输出就为高电平的实际情况，为保证在这种情况下仍能获得所需的上升时间，要求VT 1和VT 2的宽长比与反相其中的PMOS 相同，即(W/L)VT1,VT2=(W/L)P 。至此，根据得到的等效反向器的晶体管尺寸，就可以直接获得与非门中各晶体管的尺寸。 如下图所示为t PHL 和t PLH ，分别为从高到低和从低到高的传输延时，通过反相器的输入和输出电压波形如图所示。给其一个阶跃输入，并在电压值50%这一点测量传输延迟时间，为了使延迟时间的计算简单，假设反相器可以等效成一个有效的导通电阻R eff ，所驱动的负载电容是C L 。 图2 反相器尺寸确定中的简单时序模型 对于上升和下降的情况，50%的电都发生在： L eff C R 69.0=τ 这两个Reff 的值分别定义成上拉和下拉情况的平均导通电阻。如果测量t PHL 和t PLH ，可以提取相等的导通电阻。 由于不知道确定的t PHL 和t PLH ，所以与非门中的NMOS 宽长比取L-Edit 软件中设计规则文件MOSIS/ORBIT 2.0U SCNA Design Rules 的最小宽长比及最小长度值。 3.分析电路性质 根据数字电路知识可得二输入与非门输出AB F =。使用W-Edit 对电路进行仿真后得到的结果如图4和图5所示。

TDA2030经典电路

2015年大学生创新基地第二阶段培训题目题目：基于TDA2030的音频功放 一、培训目的 独立完成一个音频功放，增加同学们对DXP软件的使用熟练度及对各种电子元器件的认识。本功放分成两部分，前置放大加调高低音部分及功率放大两部分，其中功率放大部分是必做部分，前置放大部分有能力的同学也可以做（希望同学们都做），DXP使用熟练的同学可以将两个原理图连起来画在同一个板子上。 二、原理图： 1. 功率放大，必做！（基础部分） 2. 前置放大加调高低音部分，有能力的同学做完功率放大后可选做（加分部分） 三、电路工作原理： 本电路是基于TDA2030A的音频功放电路，TDA2030A是电话机根生产的音频功放电路，采用V型5 脚单列直插式塑料封装结构。该集成电路广泛应用于汽车立体声收录音机、中功率音响设备，具有体积小、输出功率大、失真小等特点。本电路是内含各种保护电路，因此工作安全可靠。主要保护电路有：短路保护、热保护、地线偶然开路、电源极性反接以及负载泄放电压反冲等。TDA2030A能在最低±6V最高±22V的电压下工作在±19V、8Ω阻抗时能够输出16W的有效功率，THD≤0.1%。无疑，用它来做电脑有源音箱的功率放大部分或小型功放再合适不过了。 NE5532是高性能低噪声双运算放大器（双运放）集成电路，用作音频放大时音色温暖，保真度高，在上世纪九十年代初的音响界被发烧友们誉为“运放之皇”，至今仍是很多音响发烧友手中必备的运放之一。本电路中采用NE5532进行前置放大。电路中J2口接入音频信号，经前置放大后，进入调高低音部分，最后通过TDA2030进行功率放大。该电路中同时也加入了话筒和音频接口，做完该电路后且调试成功后，有兴趣的同学可以接上音源，通过扩音器来享受自己的劳动成果。 四、元器件实物图

数字IC设计经典笔试题

数字IC设计经典笔试题 张戎王舵蒋鹏程王福生袁波 摘要 本文搜集了近年来数字IC设计公司的经典笔试题目，内容涵盖FPGA、V erilogHDL编程和IC设计基础知识。 Abstract This article includes some classical tests which have been introduced into interview by companies in digital IC designing in recent years. These tests are varied from FPGA，verlog HDL to base knowledge in IC designing. 关键词 FPGA VerilogHDL IC设计 引言 近年来，国内的IC设计公司逐渐增多，IC公司对人才的要求也不断提高，不仅反映在对相关项目经验的要求，更体现在专业笔试题目难度的增加和广度的延伸。为参加数字IC 设计公司的笔试做准备，我们需要提前熟悉那些在笔试中出现的经典题目。 IC设计基础 1：什么是同步逻辑和异步逻辑？ 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入 x 有无变化，状态表中的每个状态都是稳定的。 异步时序逻辑电路的特点：电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件，电路中没有统一的时钟，电路状态的改变由外部输入的变化直接引起。 2：同步电路和异步电路的区别： 同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。 3：时序设计的实质： 时序设计的实质就是满足每一个触发器的建立/保持时间的要求。 4：建立时间与保持时间的概念？

集成电路设计实验报告

集成电路设计 实验报告 时间：2011年12月

实验一原理图设计 一、实验目的 1.学会使用Unix操作系统 2.学会使用CADENCE的SCHEMA TIC COMPOSOR软件 二：实验内容 使用schematic软件，设计出D触发器，设置好参数。 二、实验步骤 1、在桌面上点击Xstart图标 2、在User name：一栏中填入用户名，在Host：中填入IP地址，在Password：一栏中填入 用户密码，在protocol：中选择telnet类型 3、点击菜单上的Run！，即可进入该用户unix界面 4、系统中用户名为“test9”，密码为test123456 5、在命令行中（提示符后，如：test22>）键入以下命令 icfb&↙(回车键)，其中& 表示后台工作，调出Cadence软件。 出现的主窗口所示： 6、建立库(library)：窗口分Library和Technology File两部分。Library部分有Name和Directory 两项，分别输入要建立的Library的名称和路径。如果只建立进行SPICE模拟的线路图，Technology部分选择Don’t need a techfile选项。如果在库中要创立掩模版或其它的物理数据（即要建立除了schematic外的一些view），则须选择Compile a new techfile(建立新的techfile)或Attach to an existing techfile(使用原有的techfile)。 7、建立单元文件(cell)：在Library Name中选择存放新文件的库，在Cell Name中输 入名称，然后在Tool选项中选择Composer-Schematic工具(进行SPICE模拟)，在View Name中就会自动填上相应的View Name—schematic。当然在Tool工具中还有很多别的

三相电路两种连接方式解析

三相电路两种连接方式解析 在三相电路中，三相电源及三相负载都有两种连接方式：星形连接和三角形连接。 8.2.1 星形连接 在图8.3所示的三相电路中，三相电压源及三相负载都是星形连接的。各相电压源的负 极性端连接在一起，称为三根电源的中点或零点，用N表示。各相电压源的正极性端A、B C引出，以便与负载相连。这就是星形连接方式，或称Y形连接方式。三相负载Z A、Z B、Z C 也是星形连接的。各相负载的一端连接在一起，称为负载的中点或零点，用N'表示。各相 负载的另一端A、B'、C'引出后与电源连接。电源与负载相应各相的连接线AA、BB、CC 称为端线。电源中点与负载中点的连线NN称为中线或零线。具有三根端线及一根中线的三 相电路称为三相四线制电路；如果只接三根端线而不接中线，则称为三相三线制电路。 g V AB g V AN 2{ a V AN .3 g 30°V AN g V BC g V BN 2 g a V BN.3 g 30°V BN g V CA g V CN 2 g a V CN.3 g 30O V CN (8.6) g g 电压，V A'N'、V B'N'、 g V C'N'为负载相电压。端线之间的电压称为 g g 线电压。例如V AB、V BC、 g g g V CA是电源的线电压，V AB'、V B'C g V C'A'是负载的线电压。流过电源或负载各相的电流称 为相电流。流过各端线的电流称为当 电源或负载为星形连接时，电压为 线电流，流过中线的电流称为中线电流。 线电压等于两个相应的相电压之差，例如在电源侧, 各线 如果相电压是三项对称的，即 为 g V AB g V AN g V BN g V BC g V BN g V CN g V CA g V CN g V AN g V BN 2 g g a V AN，V CN 2 i a g V BN， 在三相电路中，电源或负载各相的电压称为相电压。例如V AN、V BN、V CN为电源相 (8.5) g 2 g V AN a V CN则式(8.5)成

200B 芬音工作室经典电路大放送

芬音工作室经典电路大放送 芬因工作室的传统，无论是整机还是套件，机器的电路图全部公开，至少公开主电路部分，这些电路都是200B亲自设计并实验通过的。大部分电路都有相当多的网上的胆友仿制成功。音频电子技术没有什么技术秘密可谈，对于懂行的朋友，对照整机剖析MBL也是轻而易举的，一般不超过三个工作日即可完成。200B公开自己的电路，意在大家相互交流、探讨，200B认为靓声的电路推荐给大家，大家一起玩，不亦乐乎？这些电路全部通过实做检验，并有至少可靠工作一年的样机，所以大家仿制这些电路不要有任何担心，只要电路连接无误，都可以正常、稳定地工作，当然装配电路时还是要遵守行业规范好，比如各种插头的耐压，PCB耐压，安全是DIY胆机的第一问题，靓声还在其后，我们在DIY胆机的同时是不是也应该对家人、朋友负责一些？ 静怡第一版电路图 第一版电路与第二版电路并不存在升级换代的关系，只是校声取向不同，第二版比较现代，第一版偏向传统。 输出变压器阻抗3.5k，电源变压器120~200VA 电气参数及指标 输入 输入阻抗：100kΩ 输入灵敏度：0.8Vrms 输出 输出阻抗：8Ω 输出功率：7W×2 频率响应：13～33k Hz-3dB（负载电阻8Ω，输出8Vp-p）此参数视乎所选用的输出变压器品质 总谐波失真：1.2%（负载电阻8Ω，1kHz，输出8Vp-p） 信噪比：≥93dB（A计权） 电源 电源电压：220～230VAC 电源频率：50/60Hz 整机耗电：≤80W 保险管：250V 2A

评：它的中频部分确实不错包括高低的延伸，稍逊的是控制力。 芬音静怡第二版电路图 输出变压器阻抗3.5k，电源变压器120~200V A 电气参数及指标 输入 输入阻抗：100kΩ 输入灵敏度：0.8Vrms 输出 输出阻抗：8Ω 输出功率：7W×2 频率响应：13～33k Hz-3dB（负载电阻8Ω，输出8Vp-p）此参数视乎所选用的输出变压器品质 总谐波失真：1.2%（负载电阻8Ω，1kHz，输出8Vp-p） 信噪比：≥93dB（A计权）

数字IC设计笔试面试经典100题

1：什么是同步逻辑和异步逻辑？（汉王） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入x 有无变化，状态表中的每个状态都是稳定的。 异步时序逻辑电路的特点：电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件，电路中没有统一的时钟，电路状态的改变由外部输入的变化直接引起。 2：同步电路和异步电路的区别： 同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。 3：时序设计的实质： 时序设计的实质就是满足每一个触发器的建立/保持时间的要求。 4：建立时间与保持时间的概念？ 建立时间：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的最小时间。保持时间：触发器在时钟上升沿到来之后，其数据输入端的数据必须保持不变的最小时间。 5：为什么触发器要满足建立时间和保持时间？ 因为触发器内部数据的形成是需要一定的时间的，如果不满足建立和保持时间，触发器将进入亚稳态，进入亚稳态后触发器的输出将不稳定，在0和1之间变化，这时需要经过一个恢复时间，其输出才能稳定，但稳定后的值并不一定是你的输入值。这就是为什么要用两级触发器来同步异步输入信号。这样做可以防止由于异步输入信号对于本级时钟可能不满足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中，导致亚稳态的传播。 （比较容易理解的方式）换个方式理解：需要建立时间是因为触发器的D端像一个锁存器在接受数据，为了稳定的设置前级门的状态需要一段稳定时间；需要保持时间是因为在时钟沿到来之后，触发器要通过反馈来锁存状态，从后级门传到前级门需要时间。 6：什么是亚稳态？为什么两级触发器可以防止亚稳态传播？ 这也是一个异步电路同步化的问题。亚稳态是指触发器无法在某个规定的时间段内到达一个可以确认的状态。使用两级触发器来使异步电路同步化的电路其实叫做“一位同步器”，他只能用来对一位异步信号进行同步。两级触发器可防止亚稳态传播的原理：假设第一级触发器的输入不满足其建立保持时间，它在第一个脉冲沿到来后输出的数据就为亚稳态，那么在下一个脉冲沿到来之前，其输出的亚稳态数据在一段恢复时间后必须稳定下来，而且稳定的数据必须满足第二级触发器的建立时间，如果都满足了，在下一个脉冲沿到来时，第二级触发器将不会出现亚稳态，因为其输入端的数据满足其建立保持时间。同步器有效的条件：第一级触发器进入亚稳态后的恢复时间+ 第二级触发器的建立时间< = 时钟周期。

三相电路两种连接方式解析

三相电路两种连接方式解析 在三相电路中，三相电源及三相负载都有两种连接方式：星形连接和三角形连接。 8.2.1 星形连接 在图8.3所示的三相电路中，三相电压源及三相负载都是星形连接的。各相电压源的负极性端连接在一起，称为三根电源的中点或零点，用N 表示。各相电压源的正极性端A 、B 、C 引出，以便与负载相连。这就是星形连接方式，或称Y 形连接方式。三相负载Z A 、Z B 、Z C 也是星形连接的。各相负载的一端连接在一起，称为负载的中点或零点，用N ’表示。各相负载的另一端A ’、B ’、C ’引出后与电源连接。电源与负载相应各相的连接线AA ’、BB ’、CC ’称为端线。电源中点与负载中点的连线NN ’称为中线或零线。具有三根端线及一根中线的三相电路称为三相四线制电路；如果只接三根端线而不接中线，则称为三相三线制电路。 N -+-B I C I A E B E C E B - --+ + -+’ C ’ AN V BN V 图8.3 电源与负载均为星形连接的三相电路 在三相电路中，电源或负载各相的电压称为相电压。例如AN V g 、BN V g 、CN V g 为电源相电压，'' A N V g 、'' B N V g 、'' C N V g 为负载相电压。端线之间的电压称为线电压。例如AB V g 、BC V g 、 CA V g 是电源的线电压，'' A B V g 、'' B C V g 、''C A V g 是负载的线电压。流过电源或负载各相的电流称 为相电流。流过各端线的电流称为线电流，流过中线的电流称为中线电流。 当电源或负载为星形连接时，线电压等于两个相应的相电压之差，例如在电源侧，各线电压为 AB AN BN BC BN CN CA CN AN V V V V V V V V V g g g g g g g g g (8.5) 如果相电压是三项对称的，即2 BN AN V a V g g ，2 CN BN V a V g g ，2 AN CN V a V g g 则式(8.5)成为 222330330330AB AN AN AN BC BN BN BN CA CN CN CN V V a V V V V a V V V V a V V g g g g o g g g g o g g g g o (8.6) 线电压与相电压的相量图如图8.4a 或图8.4b 所示。由于在复平面上相量可以平移，所以这

串并联电路经典练习题

电路的基本连接方式训练一 一、基础知识： 1、连接方式： 串联并联 定义把元件逐个顺次（首尾）连接起来的电路把元件并列的连接起来的电路 特征 ① ② ③ ① ② ③ 开关 作用 控制整个电路，位置可改变干路中的开关控制整个电路。 支路中的开关控制该支路。 电路图 实例装饰小彩灯.开关和用电器家庭中各用电器.各路灯 2、识别电路串.并联的常用方法： ①电流分析法：在识别电路时，电流：电源正极→各用电器→电源负极，若途中不分流用电器串联；若电 流在某一处分流，每条支路只有一个用电器，这些用电器并联；若每条支路不只一个用电 器，这时电路有串有并，叫混联电路。 ②断开法：去掉任意一个用电器，若另一个用电器也不工作，则这两个用电器串联；若另一个用电器不受 影响仍然工作则这两个用电器为并联。 ③节点法：在识别电路时，不论导线有多长，只要其间没有用电器或电源，则导线的两端点都可看成同一 点，从而找出各用电器的共同点 ④经验法：对实际看不到连接的电路，如路灯.家庭电路，可根据他们的某些特征判断连接情况。 二、常见考题： 1、为了用开关控制电灯，必须把开关与电灯联，为了房间内的各个用电器的工作相互不受影响， 它们必须联。 2、在串联电路中，开关的位置改变了，它对电路的控制作用（填“改变”或“不变”），在并联 电路中可以控制整个电路的开关一定连在上. 3、如图所示的电路中，要使两个灯串联，应闭合开关____________；要使两个灯并联，应闭合开关 ____________；若同时闭合开关_____________,会造成短路。

4、如右上图是理发用电吹风机的电路，当选择开关放在热的位置时，电路中的电热丝和电动机___________联，可以送热风，当选择开关放在冷的位置时，_______通电，_______没有通电，可送冷风;当选择开关放在停的位置，电吹风停止工作。 5、如下左图所示，当12S S 、断开时，能亮的灯是______，它们是_______联的。当12S S 、闭合时，能亮的灯是______，它们是_____联的。当1S 闭合、2S 断开时，能亮的灯是_____。 6、如右上图中所示电路要使L 1、L 2两盏灯都发光，下面说法中正确的是（ ） A ．闭合S 1，断开S 2和S 3 B ．闭合S 1和S 2，断开S 3 C ．闭合S 2和S 3，断开S 1 D ．闭合S 1和S 3，断开S 2 7、在如图所示的电路图中，错误的是（ ） 8、下面的几种叙述中，哪一种是并联电路的特征（ ） A. 电路中每一处电流都相等 B. 电路中任何一处断开都会引起断路 C. 各条支路上的电压都相等 D. 电路上各部分电路电压之和等于总电压 9、小明同学发现学校楼梯上的过道灯，在夜晚天黑时，用力拍掌，灯就亮了;而白天怎样用力拍掌，灯都不能亮，后来老师告诉小明:过道灯是由光控和声控开关同时来控制的，其中光控开关受到光照时断开，声控开关接受声音时闭合，那么你认为如图所示的楼道开关，连接正确的是 ( ) 10、冲洗照片时用的“曝光箱”内有红白两个灯泡，箱外有两个开关S 1、S 2。闭合S 1时只有红灯亮，再闭合S 2时红灯和白灯均发光，并且要求在S 1闭合前，即使先闭合S 2，白灯也不发光。符合上述要求的电路图是( ) A B C D A B C 白 红 S 1 S 2 S 2 白 S 1 红 S 2 白 S 1 红 S 1 S 2 白 红

集成电路设计方法的发展历史

集成电路设计方法的发展历史 、发展现状、及未来主流设 计方法报告 集成电路是一种微型电子器件或部件，为杰克·基尔比发明，它采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗和高可靠性方面迈进了一大步。集成电路具有体积小，重量轻，引出线和焊接点少，寿命长，可靠性高，性能好等优点，同时成本低，便于大规模生产。它不仅在工、民用电子设备如收录机、电视机、计算机等方面得到广泛的应用，同时在军事、通讯、遥控等方面也得到广泛的应用。用集成电路来装配电子设备，其装配密度比晶体管可提高几十倍至几千倍，设备的稳定工作时间也可大大提高。 一、集成电路的发展历史： 1947年：贝尔实验室肖克莱等人发明了晶体管，这是微电子技术发展中第一个里程碑； 1950年：结型晶体管诞生； 1950年： R Ohl和肖特莱发明了离子注入工艺； 1951

年：场效应晶体管发明； 1956年：C S Fuller发明了扩散工艺； 1958年：仙童公司Robert Noyce与德仪公司基尔比间隔数月分别发明了集成电路，开创了世界微电子学的历史； 1960年：H H Loor和E Castellani发明了光刻工艺；1962年：美国RCA公司研制出MOS场效应晶体管； 1963年：和首次提出CMOS技术，今天，95%以上的集成电路芯片都是基于CMOS工艺； 1964年：Intel摩尔提出摩尔定律，预测晶体管集成度将会每18个月增加1倍； 1966年：美国RCA公司研制出CMOS集成电路，并研制出第一块门阵列； 1967年：应用材料公司成立，现已成为全球最大的半导体设备制造公司； 1971年：Intel推出1kb动态随机存储器，标志着大规模集成电路出现； 1971年：全球第一个微处理器4004Intel公司推出，采用的是MOS工艺，这是一个里程碑式的发明； 1974年：RCA公司推出第一个CMOS微处理器1802； 1976年：16kb DRAM和4kb SRAM问世； 1978年：64kb动态随机存储器诞生，不足平方厘米的硅片上集成了14万个晶体管，标志着超大规模集成电路时

专用集成电路

实验一 EDA软件实验 一、实验目的： 1、掌握Xilinx ISE 9.2的VHDL输入方法、原理图文件输入和元件库的调用方法。 2、掌握Xilinx ISE 9.2软件元件的生成方法和调用方法、编译、功能仿真和时序仿真。 3、掌握Xilinx ISE 9.2原理图设计、管脚分配、综合与实现、数据流下载方法。 二、实验器材： 计算机、Quartus II软件或xilinx ISE 三、实验内容： 1、本实验以三线八线译码器（LS74138）为例，在Xilinx ISE 9.2软件平台上完成设计电 路的VHDL文本输入、语法检查、编译、仿真、管脚分配和编程下载等操作。下载芯片选择Xilinx公司的CoolRunner II系列XC2C256-7PQ208作为目标仿真芯片。 2、用1中所设计的的三线八线译码器（LS74138）生成一个LS74138元件，在Xilinx ISE 9.2软件原理图设计平台上完成LS74138元件的调用，用原理图的方法设计三线八线译 码器（LS74138），实现编译，仿真，管脚分配和编程下载等操作。 四、实验步骤： 1、三线八线译码器（LS 74138）VHDL电路设计 (1)三线八线译码器（LS74138）的VHDL源程序的输入 打开Xilinx ISE 6.2编程环境软件Project Navigator，执行“file”菜单中的【New Project】命令，为三线八线译码器（LS74138）建立设计项目。项目名称【Project Name】为“Shiyan”,工程建立路径为“C:\Xilinx\bin\Shiyan1”，其中“顶层模块类型（Top-Level Module Type）”为硬件描述语言（HDL），如图1所示。 图1 点击【下一步】，弹出【Select the Device and Design Flow for the Project】对话框，在该对话框内进行硬件芯片选择与工程设计工具配置过程。

cmos模拟集成电路设计实验报告

北京邮电大学 实验报告 实验题目：cmos模拟集成电路实验 姓名：何明枢 班级：2013211207 班内序号：19 学号：2013211007 指导老师：韩可 日期：2016 年 1 月16 日星期六

目录 实验一:共源级放大器性能分析 (1) 一、实验目的 (1) 二、实验内容 (1) 三、实验结果 (1) 四、实验结果分析 (3) 实验二:差分放大器设计 (4) 一、实验目的 (4) 二、实验要求 (4) 三、实验原理 (4) 四、实验结果 (5) 五、思考题 (6) 实验三：电流源负载差分放大器设计 (7) 一、实验目的 (7) 二、实验内容 (7) 三、差分放大器的设计方法 (7) 四、实验原理 (7) 五、实验结果 (9) 六、实验分析 (10) 实验五：共源共栅电流镜设计 (11) 一、实验目的 (11) 二、实验题目及要求 (11) 三、实验内容 (11) 四、实验原理 (11) 五、实验结果 (14) 六、电路工作状态分析 (15) 实验六：两级运算放大器设计 (17) 一、实验目的 (17) 二、实验要求 (17) 三、实验内容 (17) 四、实验原理 (21) 五、实验结果 (23) 六、思考题 (24) 七、实验结果分析 (24) 实验总结与体会 (26) 一、实验中遇到的的问题 (26) 二、实验体会 (26) 三、对课程的一些建议 (27)

实验一:共源级放大器性能分析 一、实验目的 1、掌握synopsys软件启动和电路原理图（schematic）设计输入方法； 2、掌握使用synopsys电路仿真软件custom designer对原理图进行电路特性仿真； 3、输入共源级放大器电路并对其进行DC、AC分析，绘制曲线； 4、深入理解共源级放大器的工作原理以及mos管参数的改变对放大器性能的影响 二、实验内容 1、启动synopsys，建立库及Cellview文件。 2、输入共源级放大器电路图。 3、设置仿真环境。 4、仿真并查看仿真结果，绘制曲线。 三、实验结果 1、实验电路图

第5章三相电路分析

第5章三相电路 一、填空题： 1. 对称三相负载作Y接，接在380V的三相四线制电源上。此时负载端的相电压等于倍的线电压；相电流等于倍的线电流；中线电流等于。 2. 有一对称三相负载接成星形联接，每相阻抗模均为22Ω，功率因数为0.8，又测出负载中的电流为10A，那么三相电路的有功功率为；无功功率为；视在功率为。假如负载为感性设备，则等效电阻是；等效电感量为。 3. 三相对称电压是指频率、幅值、相位互差的三相交流电压，三相对称电压的瞬时值之和等于。 4. 在三相对称负载三角形连接的电路中，线电压为220V，每相电阻均为110Ω，则相电流I P=___ ____，线电流I L=___ __。线电流比相应的相电流。 5.对称三相电路Y形连接，若相电压为60 220t u A V，则线电压 sin u V。 AB 6.三相四线制供电方式，中线的作用是使星形连接的不对称负载的对称，中线上不许接、。 7.三相电路星形连接，各相电阻性负载不对称，测得I A =2A,I B =4A,I C=4A，则中线上的电流为。 8．在三相正序电源中，若B相电压u B初相角为-90o，则线电压u AB的初相角为；若线电压u AB初相角为45o，则相电压u A的初相角为。9．当三相对称负载的额定电压等于三相电源的线电压时，则应将负载接 成；当三相对称负载的额定电压等于三相电源的相电压时，则应将负 载接成。 10．三相电源的线电压对应相电压30°，且线电压等于相电压的倍；三相对称负载作三角形连接时，线电流对应相电流30°，且线电流等于相电流的倍。 11．三相交流电路中，只要负载对称，无论作何联接，其有功功率为。 18

确定版的50个典型经典应用电路实例分析

电路1简单电感量测量装置 在电子制作和设计，经常会用到不同参数的电感线圈，这些线圈的电感量不像电阻那么容易测量，有些数字万用表虽有电感测量挡，但测量范围很有限。该电路以谐振方法测量电感值，测量下限可达10nH，测量范围很宽，能满足正常情况下的电感量测量，电路结构简单，工作可靠稳定，适合于爱好者制作。 一、电路工作原理 电路原理如图1（a）所示。 图1简单电感测量装置电路图 该电路的核心器件是集成压控振荡器芯片MC1648，利用其压控特性在输出3脚产生频 值，测量精度极高。 率信号，可间接测量待测电感L X BB809是变容二极管，图中电位器VR1对+15V进行分压，调节该电位器可获得不同的电压输出，该电压通过R1加到变容二极管BB809上可获得不同的电容量。测量被测电感L X 时，只需将L X接到图中A、B两点中，然后调节电位器VR1使电路谐振，在MC1648的3脚会输出一定频率的振荡信号，用频率计测量C点的频率值，就可通过计算得出L 值。 X 电路谐振频率：f0=1/2π所以L X=1/4π2f02C LxC 式中谐振频率f0即为MC1648的3脚输出频率值，C是电位器VR1调定的变容二极管的电容值，可见要计算L X的值还需先知道C值。为此需要对电位器VR1刻度与变容二极管的对应值作出校准。 为了校准变容二极管与电位器之间的电容量，我们要再自制一个标准的方形RF（射频）电感线圈L0。如图6—7(b)所示，该标准线圈电感量为0.44μH。校准时，将RF线圈L0接在图（a）的A、B两端，调节电位器VR1至不同的刻度位置，在C点可测量出相对应的测量值，再根据上面谐振公式可算出变容二极管在电位器VR1刻度盘不同刻度的电容量。附表给出了实测取样对应关系。 附表振荡频率（MHz）98766253433834

用7805 集成电路制作经典的电源电路

用7805 集成电路制作经典的电源电路2007-10-31 10:02 来源: 作者：网友评论 0 条浏览次数 2011 经典的电源电路(7805扩流) 上图为在非常流行的经典电路上做小许改动的电路图. 电路目的: 1)+24V 转换为+5V +/-5% 2)可提供+2A以上的电流. 主要元件: TIP32C (ST) L7805CV (ST) 图中的R62,在实际应用中已经更改为22 OHM. 功率元件TIP32C已经加散热片 包括: 1. 此电路的具体工作原理. 2. 此电路是否能达到预期的效果.

3. 存在何种问题. 4. 如果图中R62如果减小到诸如1 OHM或者3.3 OHM,会存在什么样的问题. 5. 其他. 相关文章: 集成稳压器的原理及应用 2007-04-10 22:02 集成稳压器是指将不稳定的直流电压变为稳定的直流电压的集成电路。由于集成稳压器具有稳压精度高、工作稳定可靠、外围电路简单、体积小、重量轻等显箸优点，在各种电源电路中得到了普遍的应用。 1、固定集成稳压器 集成稳压器是指将不稳定的直流电压变为稳定的直流电压的集成电路。由于集成稳压器具有稳压精度高、工作稳定可靠、外围电路简单、体积小、重量轻等显箸优点，在各种电源电路中得到了普遍的应用。常用的集成稳压器有：金属圆形封装、金属菱形封装、塑料封装、带散热板塑封、扁平式封装、双列直插式封装等。在电子制用中应用较多的是三端固定输出稳压器。 集成稳压器可分为串联调整式、并联调整式和开关式稳压器三大类。图2所示为应用最广泛的串联式集成稳压器内部电路方框图，其工作原理是：取样电路将输出电压Uo按比例取出，送入比较放大器与基准电压进行比较，差值被放大后去控制调整管，以使输出电压Uo保持稳定。 78XX系列集成稳压器是常用的固定正输出电压的集成稳压器，输出电压有5V、6V、9V、12V、15V、18V、24V等规格，最大输出电流为1.5A。它的内部含有限流保护、过热保护和过压保护电路，采用了噪声低、温度漂移小的基准电压源，工作稳定可靠。78XX系列集成稳压器为三端器件：1脚为输入端，2脚为接地端，3脚为输出端，使用十分方便。 78XX系列集成稳压器的典型应用电路如下图所示，这是一个输出正5V直流电压的稳压电源电路。IC采用集成稳压器7805，C1、C2分别为输入端和输出端滤波电容，RL为负载电阻。当输出电较大时，7805应配上散热板。

集成电路设计方法--复习提纲

集成电路设计方法--复习提纲 2、实际约束：设计最优化约束：建立时钟，输入延时，输出延时，最大面积 设计规则约束：最大扇出，最大电容 39.静态时序分析路径的定义 静态时序分析通过检查所有可能路径上的时序冲突来验证芯片设计的时序正确性。时序路径的起点是一个时序逻辑单元的时钟端，或者是整个电路的输入端口，时序路径的终点是下一个时序逻辑单元的数据输入端，或者是整个电路的输出端口。 40.什么叫原码、反码、补码？ 原码：X为正数时，原码和X一样；X为负数时，原码是在X的符号位上写“1”反码：X为正数是，反码和原码一样；X为负数时，反码为原码各位取反 补码：X为正数时，补码和原码一样；X为负数时，补码在反码的末位加“1” 41.为什么说扩展补码的符号位不影响其值？ SSSS SXXX = 1111 S XXX + 1 —— 2n2n12n1例如1XXX=11XXX,即为XXX-23=XXX+23-24. 乘法器主要解决什么问题？ 1.提高运算速度2.符号位的处理 43.时钟网络有哪几类？各自优缺点？ 1. H树型的时钟

网络： 优点：如果时钟负载在整个芯片内部都很均衡，那么H 树型时钟网络就没有系统时钟偏斜。缺点：不同分支上的叶节点之间可能会出现较大的随机偏差、漂移和抖动。 2. 网格型的时钟网络 优点：网格中任意两个相近节点之间的电阻很小，所以时钟偏差也很小。缺点：消耗大量的金属资源，产生很大的状态转换电容，所以功耗较大。 3.混合型时钟分布网络优点：可以提供更小的时钟偏斜，同时，受负载的影响比较小。缺点：网格的规模较大，对它的建模、自动生成可能会存在一些困难。 总线的传输机制？ 1. 早期：脉冲式机制和握手式机制。 脉冲式机制：master发起一个请求之后，slave在规定的t时间内返回数据。 握手式机制：master发出一个请求之后，slave在返回数据的时候伴随着一个确认信号。这样子不管外设能不能在规定的t时间内返回数据，master都能得到想要的数据。 2. 随着CPU频率的提高，总线引入了wait的概念 如果slave能在t时间内返回数据，那么这时候不能把wait信号拉高，如果slave不能在t时间内返回数据，那么必须在t时间内将wait信号拉高，直到slave将可以返回

集成电路设计实习报告-孙

集成电路版图设计实习报告 学院：电气与控制工程学院 专业班级：微电子科学与工程1101班 姓名：孙召洋 学号：1106080113

一、实验要求： 1. 熟悉Cadence的工作环境。 2. 能够熟练使用Cadence工具设计反相器，与非门等基本电路。 3. 熟记Cadence中的快捷操作。比如说“W”是连线的快捷键。 4. 能够看懂其他人所画的原理图以及仿真结果，并进行分析等。 二、实验步骤： 1、使用用户名和密码登陆入服务器，右击桌面，在弹出菜单中单击open Terminal；在弹出的终端中键入Unix命令icfb&然后按回车启动Cadence。Cadence启动完成后，关闭提示信息。设计项目的建立 2、点击Tools-Library Manager启动设计库管理软件。点击File-New-Library 新建设计库文件。在弹出的菜单项中输入你的设计库的名称，比如My Design,点击OK。选择关联的工艺库文件，点击OK。在弹出的菜单中的Technology Library下拉菜单中选择需要的工艺库，然后单击OK。 3、设计的项目库文件建立完成，然后我们在这个项目库的基础上建立其子项目。点击选择My Design，然后点击File-New-Cell View。输入子项目的名称及子项目的类型，这设计版图之前我们假定先设计原理图：所以我们选择Composer-Schematic，然后点击OK。 4、进入原理图编辑平台,原理图设计,输入器件：点击Instance按键或快捷键I插入器件。查找所需要的器件类型-点击Browse-tsmc35mm-pch5点击Close。更改器件参数，主要是宽和长。点击Hide，在编辑作业面上点击插入刚才设定的器件。如果想改参数器件，点击选择该器件，然后按Q，可以修改参数器件使用同样的方法输入Nmos,工艺库中叫nch5. 点击Wire(narrow)手动连线。完成连线后，输入电源标志和地标志：在analogLib库中选择VDD和GND，输入电源线标示符。接输入输出标示脚：按快捷键P，输入引脚名称in, Direction选择input,点击Hide，并且和输入线连接起来。同理设置输出引脚Out。 5、版图初步建立新的Cell，点击File-New-Cell View 还是建立名称为inv的版图编辑文件，Tool选择Virtuoso版图编辑软件，点击OK，关闭信息提示框。进入版图编辑环境根据之前仿真所得宽长比和反相器inv或与非门NAND的原理图画出反相器inv或与非门NAND的IC版图； 6、完成后使用版图验证系统进行DRC（设计规则检查）。 三、实验设计规则： 1、Linux常用的文件和目录命令： cd //用于切换子目录 pwd//用于显示当前工作子目录 ls//用于列出当前子目录下的所有内容清单 rm//用于删除文件 touch//用于建立文件或是更新文件的修改日期 mkdir//用于建立一个或者几个子目录

集成电路设计流程

集成电路设计流程 . 集成电路设计方法 . 数字集成电路设计流程 . 模拟集成电路设计流程 . 混合信号集成电路设计流程 . SoC芯片设计流程 State Key Lab of ASIC & Systems, Fudan University 集成电路设计流程 . 集成电路设计方法 . 数字集成电路设计流程 . 模拟集成电路设计流程 . 混合信号集成电路设计流程 . SoC芯片设计流程 State Key Lab of ASIC & Systems, Fudan University 正向设计与反向设计 State Key Lab of ASIC & Systems, Fudan University 自顶向下和自底向上设计 State Key Lab of ASIC & Systems, Fudan University Top-Down设计 –Top-Down流程在EDA工具支持下逐步成为 IC主要的设计方法 –从确定电路系统的性能指标开始，自系 统级、寄存器传输级、逻辑级直到物理 级逐级细化并逐级验证其功能和性能 State Key Lab of ASIC & Systems, Fudan University Top-Down设计关键技术 . 需要开发系统级模型及建立模型库，这些行 为模型与实现工艺无关，仅用于系统级和RTL 级模拟。 . 系统级功能验证技术。验证系统功能时不必 考虑电路的实现结构和实现方法，这是对付 设计复杂性日益增加的重要技术，目前系统 级DSP模拟商品化软件有Comdisco，Cossap等， 它们的通讯库、滤波器库等都是系统级模型 库成功的例子。 . 逻辑综合--是行为设计自动转换到逻辑结构 设计的重要步骤 State Key Lab of ASIC & Systems, Fudan University