m序列发生器设计实现

河南师范大学设计性实验报告

学期：2014-2015学年第 1 学期

m序列发生器设计实现_实验

实验小组成员：

班级：2013级网络工程班

学院：计算机与信息工程学院

填表日期： 2014年 11月 29 日

实验项目简介：

1 问题描述

通常产生伪随机序列的数字电路为一反馈移位寄存器。根据其构成结构，它又分为线性反馈移位寄存器和非线性反馈移位寄存器两类，由线性反馈移位寄存器产生的周期最长的二进制数字序列称为最大长度线性反馈移位寄存器序列，简称m序列。

2.实验原理：

此实验是用4位移位寄存器实现可控乘/除法2到8步长为2n电路通过分析不难看出本次实验的乘除法运算中一个只出现三个数字2、4、8写成二进制为0010、0100、1000可以发现每一次乘法都只是将1向左移一个位每一次除法则是向右移一位，那么就可以使用74194双向移位寄存器。首先要了解4位移位寄存器。工作原理：74194是一个4位双向移位寄存器。它具有左移、右移、并行输入数据、保持以及清除等五种功能：

当~R=1MA MB=00

MA MB=01

MA MB=10

MA MB=11

3．一个完整的系统应具有以下功能：

1）控制信号的移动方向，通过改变S1S0的编码状态，使移位器左移、右移、保持等。

2）可以得到m序列的周期,通过观察示波器中CLK与Sl或者Sr的波形，可以得出m序列的周期。

4.实验目的：

1、掌握M序列信号产生的基本方法

2、利用EWB产生M序列信号，设计电路做成M序列信号发

5.实验条件：学院提供公共机房，1台/学生微型计算机。

实验总结：

1.在实验的过程中，小组成员积极准备。通过实验加深了对74194芯片性能的

了解，提高了各个成员的动手能力。

2.但是由于知识掌握不够全面准确的原因，实验过程中多次出现问题，小组成

员积极思考，最终解决了问题。

3.在观察m序列周期的过程中，出现了周期同预期不符合的情况，最终发现

是输入脉冲时出现了问题。

多功能信号发生器设计报告.doc

重庆大学城市科技学院电气学院EDA课程设计报告 题目：多功能信号发生器 专业：电子信息工程 班级：2006级03班 小组：第12组 学号及姓名：20060075蒋春 20060071冯志磊 20060070冯浩真 指导教师：戴琦琦 设计日期：2009-6-19

多功能信号发生器设计报告 一、设计题目 运用所掌握的VHDL语言，设计一个信号发生器,要求能输出正弦波、方波、三角波、锯齿波，并且能改变其输出频率以及波形幅度，能在示波器上有相应波形显示。 二、课题分析 （1）．要能够实现四种波形的输出，就要有四个ROM（64*8bit）存放正弦波、方波、三角波、锯齿波的一个周期的波形数据，并且要有一个地址发生器来给ROM提供地址，ROM给出对应的幅度值。 （2）．因为要设计的是个时序电路，所以要实现输出波形能够改变频率，就必须对输入的信号进行分频，以实现整体的频率的改变。 （3）．设计要求实现调幅，必须对ROM输出的幅度信息进行处理。最简单易行的方法是对输出的8位的幅度进行左移（每移移位相当于对幅度值行除以二取整的计算），从而达到幅度可以调节的目的。同时为了方便观察，应再引出个未经调幅的信号作为对比。 三、设计的具体实现 1、系统概述 系统应该由五个部分组成：分频器（DVF）、地址发生器（CNT6B）、四个ROM 模块（data_rom_sin、data_rom_sqr、data_rom_tri、data_rom_c）、四输入多路选择器mux、幅度调节单元w。 2、单元电路设计与分析 外部时钟信号经过分频器分频后提供给地址发生器和ROM，四个ROM的输出接在多路选择器上，用于选择哪路信号作为输出信号，被选择的信号经过幅度调节单元的幅度调节后连接到外部的D/A转换器输出模拟信号。 （1）分频器（DVF） 分频器（DVF）的RTL截图

伪随机序列的产生及应用设计-通信原理课程设计

课程设计任务书 学生姓名：专业班级： 指导教师：工作单位：信息工程学院 题目：伪随机序列的产生及应用设计 初始条件： 具备通信课程的理论知识；具备模拟与数字电路基本电路的设计能力；掌握通信电路的设计知识，掌握通信电路的基本调试方法；自选相关电子器件；可以使用实验室仪器调试。 要求完成的主要任务：（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）1、设计伪随机码电路：产生八位伪随机序列（如M序列、Gold 序列等）； 2、了解D/A的工作原理及使用方法，将伪随机序列输入D/A中（如 DAC0808），观察其模拟信号的特性； 3、分析信号源的特点，使用EWB软件进行仿真； 4、进行系统仿真，调试并完成符合要求的课程设计说明书。 时间安排： 二十二周一周，其中3天硬件设计，2天硬件调试 指导教师签名：年月日 系主任（或责任教师）签名：年月日

目录 摘要................................................................................................................................ I 1理论基础知识 (1) 1.1伪随机序列 (1) 1.1.1伪随机序列定义及应用 (1) 1.1.2 m序列产生器 (2) 1.2芯片介绍 (4) 1.2.1移位寄存器74LS194. (4) 1.2.2移位寄存器74LS164 (5) 1.2.3 D/A转换器DAC0808 (6) 2 EWB软件介绍 (8) 3设计方案 (9) 4 EWB仿真 (11) 5电路的安装焊接与调试 (13) 6课程设计心得体会 (14) 参考文献 (15) 附录1 (16)

函数信号发生器课程设计报告书

信号发生器 一、设计目的 1.进一步掌握模拟电子技术的理论知识，培养工程设计能力 和综合分析问题、解决问题的能力。 2.基本掌握常用电子电路的一般设计方法，提高电子电路的 设计和实验能力。 3.学会运用Multisim10仿真软件对所作出的理论设计进行 仿真测试，并能进一步完善设计。 4.掌握常用元器件的识别和测试，熟悉常用仪表，了解电路 调试的基本方法。 二、设计容与要求 1.设计、组装、调试函数信号发生器 2.输出波形：正弦波、三角波、方波 3.频率围：10Hz-10KHz围可调 4.输出电压：方波V PP<20V, 三角波V PP=6V, 正弦波V PP>1V 三、设计方案仿真结果 1.正弦波—矩形波—三角波电路 原理图：

首先产生正弦波，再由过零比较器产生方波，最后由积分电路产生三角波。正弦波通过RC串并联振荡电路（文氏桥振荡电路）产生，利用集成运放工作在非线性区的特点，由最简单的过零比较器将正弦波转换为方波，然后将方波经过积分运算变换成三角波。 正弦—矩形波—三角波产生电路： 总电路中，R5用来使电路起振；R1和R7用来调节振荡的频率，R6、R9、R8分别用来调节正弦波、方波、三角波的幅值。左边第一个运放与RC串并联电路产生正弦波，中间部分为过零比较器，用来输出方波，最好一个运放与电容组成积分电路，用来输出三角波。

仿真波形： 调频和调幅原理 调频原理：根据RC 振荡电路的频率计算公式 RC f o π21 = 可知，只需改变R 或C 的值即可，本方案中采用两个可变电阻R1和R7同时调节来改变频率。 调幅原理：本方案选用了最简单有效的电阻分压的方式调幅，在输出端通过电阻接地，输出信号的幅值取决于电阻分得的电压多少。其最大幅值为电路的输出电压峰值，最小值为0。 RC 串并联网络的频率特性可以表示为 ) 1(311112 1 2 RC RC j RC j R C j R RC j R f Z Z Z U U F ωωωωω-+=++++=+= = ? ? ? 令,1 RC o =ω则上式可简化为) ( 31 ω ωωωO O j F -+ = ? ，以上频率特性可 分别用幅频特性和相频特性的表达式表示如下：

序列信号发生器分析

华南师范大学实验报告 学生姓名林竞浩李瑜贤学号20102804016 专业多媒体与网络技术年级、班级2010级4班 课程名称模拟电路与数字电路实验项目555定时器的应用 实验类型□验证□设计□综合实验时间2011年月日 实验指导老师实验评分 一、实验目的 1 学会构建序列发生器的基本方法 2掌握对序列信号发生器序列信号的测试分析方法。 二、实验仪器 安装有Multisim10软件的个人电脑 三、实验原理 序列信号器产生序列信号，有多种方法。本实验采用计数器和数据选择器构成发生。图一中四位二进制同步计数器74S163状态输出端QC,QB,QA输出的数据，送入8选1数据选择器74S151的地址输入端ABC，需要获取产生的序列信号接至数据选择器74S151数据输入端D0-D7，数据从Y或W端输出，实验电路原理图如下

四、实验步骤 1设定产生周期为00010111序列信号。 2打开电脑Multisim10操作平台，从TTL元件库中取出74S163，74S151，显示器件库中取下带译码器的数码管及探针等器件，以及逻辑分析仪，按实验电路图连接好。 3设定时钟信号发生器V1的频率为100HZ .调整好实验电路后，数码管有0-7计数显示，探针有闪动。 4双击打开逻辑分析仪工作界面，以备测试波形。调整逻辑分析仪时钟源为外同步。正常后，观察数码管，探针，逻辑分析仪波形的变化，把相关数据填入表1中 输入时钟脉冲计数器输出逻辑指示灯数码管显示 QC QB QA Y 0 0 0 0 N 0 1 0 0 1 N 1 2 0 1 0 N 2 3 0 1 1 Y 3 4 1 0 0 N 4 5 1 0 1 Y 5

伪随机序列发生器本科毕业论文

毕业论文声明 本人郑重声明： 1．此毕业论文是本人在指导教师指导下独立进行研究取得的成果。除了特别加以标注地方外，本文不包含他人或其它机构已经发表或撰写过的研究成果。对本文研究做出重要贡献的个人与集体均已在文中作了明确标明。本人完全意识到本声明的法律结果由本人承担。 2．本人完全了解学校、学院有关保留、使用学位论文的规定，同意学校与学院保留并向国家有关部门或机构送交此论文的复印件和电子版，允许此文被查阅和借阅。本人授权大学学院可以将此文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本文。 3．若在大学学院毕业论文审查小组复审中，发现本文有抄袭，一切后果均由本人承担，与毕业论文指导老师无关。 4.本人所呈交的毕业论文，是在指导老师的指导下独立进行研究所取得的成果。论文中凡引用他人已经发布或未发表的成果、数据、观点等，均已明确注明出处。论文中已经注明引用的内容外，不包含任何其他个人或集体已经发表或撰写过的研究成果。对本文的研究成果做出重要贡献的个人和集体，均已在论文中已明确的方式标明。 学位论文作者（签名）： 年月

关于毕业论文使用授权的声明 本人在指导老师的指导下所完成的论文及相关的资料（包括图纸、实验记录、原始数据、实物照片、图片、录音带、设计手稿等），知识产权归属华北电力大学。本人完全了解大学有关保存，使用毕业论文的规定。同意学校保存或向国家有关部门或机构送交论文的纸质版或电子版，允许论文被查阅或借阅。本人授权大学可以将本毕业论文的全部或部分内容编入有关数据库进行检索，可以采用任何复制手段保存或编汇本毕业论文。如果发表相关成果，一定征得指导教师同意，且第一署名单位为大学。本人毕业后使用毕业论文或与该论文直接相关的学术论文或成果时，第一署名单位仍然为大学。本人完全了解大学关于收集、保存、使用学位论文的规定，同意如下各项内容：按照学校要求提交学位论文的印刷本和电子版本；学校有权保存学位论文的印刷本和电子版，并采用影印、缩印、扫描、数字化或其它手段保存或汇编本学位论文；学校有权提供目录检索以及提供本学位论文全文或者部分的阅览服务；学校有权按有关规定向国家有关部门或者机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权大学可以将本学位论文的全部或部分内容编入学校有关数据 库和收录到《中国学位论文全文数据库》进行信息服务。在不以赢利为目的的前提下，学校可以适当复制论文的部分或全部内容用于学术活动。 论文作者签名：日期： 指导教师签名：日期：

函数信号发生器设计报告

函数信号发生器设计报告 一、 设计要求 设计制作能产生正弦波、方波、三角波等多种波形信号输出的波形发生器，具体要求： （1） 输出波形工作频率范围为2HZ ～200KHZ ，且连续可调； （2） 输出频率分五档：低频档：2HZ ～20HZ ；中低频档：20HZ ～200HZ ； 中频档：200HZ ～2KHZ ；中高频档：2KHZ ～20KHZ ；高频档：20KHZ ～200KHZ 。 （3） 输出带LED 指示。 二、 设计的作用、目的 1. 掌握函数信号发生器工作原理。 2. 熟悉集成运放的使用。 3. 熟悉Multisim 软件。 三、 设计的具体实现 3.1函数发生器总方案 采用分立元件，设计出能够产生正弦波、方波、三角波信号的各个单元电路，利用Multisim 仿真软件模拟，调试各个参数，完成单元电路的调试后连接起来，在正弦波产生电路中加入开关控制，选择不同档位的元件，达到输出频率可调的目的。 总原理图：

3.2单元电路设计、仿真 Ⅰ、RC桥式正弦波振荡电路 图1：正弦波发生电路 正弦波振荡器是在只有直流供电、不加外加输入信号的条件下产生正弦波信号的电路。 正弦波产生电路的基本结构是：引入正反馈的反馈网络和放大电路。其中：接入正反馈是产生振荡的首要条件，它又被称为相位条件；产生振荡必须满足幅度条件；要保证输出波形为单一频率的正弦波，必须具有选频特性；同时它还应具有稳幅特性。因此，正弦波产生电路一般包括：放大电路、反馈网络、选频网络、稳幅电路四个部分。根据选频电路回路的不同，正弦波振荡器可分为RC正弦波振荡器、LC正弦波振荡器和石英晶体振荡器。其中，RC正弦波振荡器主要用于产生中低频正弦波，振荡频率一般小于1MHz，满足本次设计要求，故选用RC 正弦波振荡器。

伪随机码发生器设计

伪随机码发生器设计 1 引言 随着科学技术的进步，现代战争样式向信息战形式发展。现代战争胜负对于信息获取的依赖程度前所未有的提高。在现代战争中，若己方的通讯交流方式早敌军破获，则地方将获取己方部队动向或实施信息干扰。将会使部队陷入极其危险地境地中。因此，信息战对通讯加密手段的要求极高。 伪随机序列(Pseudonoise Sequence)又称伪噪声或伪随机码,具有类似随机信号的一些统计特性,但又是有规律的,容易产生和复制的。最大长度线性移位寄存器序列(m序列)是保密通信中非常重要的一种伪随机序列,它具有随机性、规律性及较好的自相关和互相关性,而且密钥量很大。利用m序列加密数字信号,使加密后的信号在携带原始信息的同时具有伪噪声的特点,以达到在信号传输的过程中隐藏信息的目的;在信号接收端,再次利用m序列加以解密,恢复出原始信号。这样，通过对m序列的应用，将大大的提高通讯的保密程度和防窃取能力。这样的通讯手段被称为扩展频谱通信 扩展频谱通信（Spread Spectrum Communication）是将待传送的信息数据被伪随机编码也就是扩频序列调制，实现频谱扩展以后再在信道中传输，接收端则采用与发送端完全相同的编码进行解调和相关处理，从而恢复出原始的信息数据。在这其中，伪随机码发生器是十分重要的一环，是对信息加密的核心器件。m序列伪随机码发生器即使通过m序列的方式对信息数据编码。 本系统所设计的伪随机码发生器，产生m序列伪随机码。系统采用AT89S51单片机作为控制芯片，控制使用LCD12864显示处理器产生的m序列伪随机码，并且可通过按键对参数修改，设置初始码及m 序列长度。单片机根据设定的初始码及m序列长度，按照约定的逻辑运算关系，循环往复的产生0或者1。 2 发生器系统设计 2.1总体设计 系统分为信息处理、实时显示和按键修改共五大模块。 系统总体结构框图如图1所示：

三位二进制加法计数器、序列信号发生器的设计、用集成芯片设计一个256进制加法计数器

目录 1课程设计的目的与作用 (1) 2设计任务 (1) 2.1同步计数器 (1) 2.2序列信号发生器 (1) 3设计原理 (1) 3.1同步计数器 (1) 3.1.1加法计数器 (2) 3.1.2减法计数器 (2) 3.1.3用集成芯片设计一个256进制的加法器 (2) 3.2序列信号发生器 (3) 4实验步骤 (3) 4.1同步计数器 (3) 4.1.1加法计数器 (4) 4.1.2减法计数器 (7) 4.1.3用集成芯片设计一个256进制的加法器 (10) 4.2序列信号发生器 (11) 5设计总结与体会 (14) 6参考文献 (15)

1课程设计的目的与作用 1.了解同步计数器及序列信号发生器工作原理； 2.掌握计数器电路的分析，设计方法及应用； 3.掌握序列信号发生器的分析，设计方法及应用； 2设计任务 2.1同步计数器 1.使用设计一个循环型3位2进制加法计数器，其中无效状态为（001，010），组合电路 选用与门和与非门等。 2.根据自己的设计接线。 3.检查无误后，测试其功能。 2.2序列信号发生器 1.使用设计一个能循环产生给定序列的序列信号发生器，其中发生序列（1000001），组 合电路选用与门和与非门等。 根据自己的设计接线。 2.检查无误后，测试其功能。 3设计原理 3.1同步计数器 （1）计数器是用来统计输入脉冲个数电路，是组成数字电路和计算机电路的基本时序逻辑部件。计数器按长度可分为：二进制，十进制和任意进制计数器。计数器不仅有加法计数器，也有减法计数器。如果一个计数器既能完成累加技术功能，也能完成递减功能，则称其为可逆计数器。在同步计数器中，个触发器共用同一个时钟信号。 （2）时序电路的分析过程：根据给定的时序电路，写出各触发器的驱动方程，输出方程，

信号发生器课程设计报告

目录 一、课题名称 (2) 二、内容摘要 (2) 三、设计目的 (2) 四、设计内容及要求 (2) 五、系统方案设计 (3) 六、电路设计及原理分析 (4) 七、电路仿真结果 (7) 八、硬件设计及焊接测试 (8) 九、故障的原因分析及解决方案 (11) 十、课程设计总结及心得体会 (12)

一、课题名称：函数信号发生器的设计 二、内容摘要： 函数信号发生器作为一种常用的信号源,是现代测试领域内应用最为广泛的通用仪器之一。在研制、生产、测试和维修各种电子元件、部件以及整机设备时，都要有信号源，由它产生不同频率不同波形的电压、电流信号并加到被测器件或设备上，用其他仪器观察、测量被测仪器的输出响应，以分析确定它们的性能参数。信号发生器是电子测量领域中最基本、应用最广泛的一类电子仪器。它可以产生多种波形信号,如正弦波,三角波,方波等,因而此次课程设计旨在运用模拟电子技术知识来制作一个能同时输出正弦波、方波、三角波的信号发生器。 三、设计目的： 1、进一步掌握模拟电子技术知识的理论知识，培养工程设计能力和综合分析能力、解决问题的能力。 2、基本掌握常用电子电路的一般设计方法，提高电子电路的设计和实验能力。 3、学会运用Multisim仿真软件对所做出来的理论设计进行仿真测试，并能进一步解决出现的基本问题，不断完善设计。 4、掌握常用元器件的识别和测试，熟悉万用表等常用仪表，了解电路调试的基本方法，提高实际电路的分析操作能力。 5、在仿真结果的基础上，实现实际电路。 四、设计内容及要求： 1、要求完成原理设计并通过Multisim软件仿真部分 （1）RC桥式正弦波产生电路，频率分别为300Hz、1KHz、10KHz、500KHz，输出幅值300mV~5V可调、负载1KΩ。 （2）占空比可调的矩形波电路，频率3KHz，占空比可调范围10%~90%，输出幅值3V、负载1KΩ。 （3）占空比可调的三角波电路，频率1KHz，占空比可调范围10%~90%，输出幅值3V、负载1KΩ。 （4）多用信号源产生电路，分别产生正弦波、方波、三角波，频率范围

基于MATLAB的伪随机序列发生器的设计

通信工程专业 计算机课程设计 题目基于MATLAB的伪随机序列发生器的设计 学生姓名学号 所在院(系) 专业班级 指导教师 完成地点 2013年 11 月 12 日

计算机课程设计任务书 院(系) 专业班级学生姓名 一、课程设计题目基于matlab的伪随机序列发生器的设计 二、课程设计工作自 2013 年 10 月 27 日起至 2013 年 11 月 22 日止 三、课程设计进行地点: 四、课程设计的内容要求： 1、要求完成七级m 序列发生器的设计（本原多项式自定）； 2、要求完成五级gold 序列发生器的设计（本原多项式自定）； 3、采用matlab实现，并对其进行调试运行； 4、要求能清楚观察到稳定的序列。 指导教师系(教研室) 通信工程系 接受任务开始执行日期 2013年10月27日学生签名 基于matlab的伪随机序列发生器的设计

[摘要]伪随机序列码越来越受到人们的重视，被广泛用于导弹、卫星、飞船轨道测量和跟踪、雷达、导航、移动通信、保密通信和通信系统性能的测量以及数字信息处理系统中。本文主是对基于matlab的伪随机序列发生器的设计，及其利用matlab软件对其进行仿真和利用simulink对其仿真性能的研究，主要阐述了扩频系统中m序列和gold序列的产生。在第一部分中介绍了课题研究的背景，第二部分中介绍了扩频系统的相关知识，第三部分介绍了m序列和Gold序列产生的原理和方法，第四部分利用matlab和simulink对其进行仿真。 [关键词]伪随机序列 m序列移位寄存器 Design of the pseudo-random sequence generator based on matlab

基于51单片机的信号发生器设计报告

基于51单片机的信号发生器设计报告 二零一四年十二月十一日

摘要 根据题目要求以及结合实际情况，本文采用一种以AT89C51单片机为核心所构成的波形发生器，可产生方波、三角波、正弦波、锯齿波等多种波形，波形的频率可用程序改变，并可根据需要选择单极性输出或双极性输出，具有线路简单、结构紧凑、性能优越等特点。本设计经过测试，性能和各项指标基本满足题目要求。 关键词：信号发生器 DAC0832芯片 LM358运放 89C51芯片

目录 摘要...................................................................... 目录...................................................................... 第一章绪论................................................................. 1.1单片机概述........................................................... 1.2信号发生器的概述和分类.............................................. 1.3问题重述及要求....................................................... 第二章方案的设计与选择................................................... 2.1方案的比较........................................................... 2.2设计原理 ............................................................. 2.3设计思想 ............................................................. 2.4实际功能 ............................................................. 第三章硬件设计............................................................ 3.1硬件原理框图......................................................... 3.2主控电路 ............................................................. 3.3数、模转换电路....................................................... 3.4按键接口电路......................................................... 3.5时钟电路 ............................................................. 3.6显示电路 ............................................................. 第四章软件设计............................................................ 4.1程序流程图........................................................... 参考文献.................................................................... 附录1 电路原理图 .......................................................... 附录2 源程序............................................................... 附录3 器件清单......................................................

序列信号发生器和序列信号检测器

南昌大学实验报告 学生姓名：学号：专业班级： 实验类型：□验证□综合□设计□创新实验日期：实验成绩： 实验三序列信号检测器设计 （一）实验目的 1.进一步熟悉PH-1V型实验装置和QuartusⅡ软件的使用方法； 2.学习有限状态机法进行数字系统设计； 3.学习使用原理图输入法进行设计。 （二）设计要求 完成设计、仿真、调试、下载、硬件测试等环节，在PH-1V型EDA实验装置上实现一个串行序列信号发生器和一个序列信号检测器的功能，具体要求如下： 1.先用原理图输入法设计0111010011011010序列信号发生器; 2.其最后8BIT数据用LED显示出来； 3.再设计一个序列信号检测器，检测上述序列信号，若检测到串行序列 “11010”则输出为“1”，否则输出为“0”； （三）主要仪器设备 1.微机 1台 2.QuartusII集成开发软件1套 3.PH-1V型EDA实验装置1套 （四）实验总体设计 本实验要求先设计一个信号发生器，采用原理图设计方法，要求产生 0111010011011010序列，16位，便可采用74161计数器和74151选择器，161计数输出QD,QC,QB,QA从0000计至1111，然后将161计数输出低三位QC,QB,QA分别接到151的C，B，A端，高位QD用来控制151两片的片选，即两片151分别实现序列的高八位和低八位的输出。最后将二片151的输出相或便可得到最后要产生的序列。 序列检测器即为一个状态机，首先画出状态转移图，根据状态转移图设计 出序列检测器，当检测到预置的序列，则RESULT输出1，否则输出0 （五）实验重难点设计 1. 用原理输入法设计序列信号发生器 (1)打开Quartus II软件，进入编辑环境。 (2)创建新的原理图BDF文件，命名为FASHENGQI，根据其总体设计思路设计 出如下原理图：

伪随机序列发生器

伪随机序列发生器 一、实验目的： 理解伪随机序列发生器的工作原理以及实现方法，掌握MATLAB\DSP BUILDER设计的基本步骤和方法。 二、实验条件： 1. 安装WindowsXP系统的PC机； 2. 安装QuartusII6.0 EDA软件； 的序列发生器，并通 ⒈ ⒉ ⒊⒋⒌⒍⒎⒏ ⒐ ⒑ ⒒⒓⒔⒕⒖⒗ 四、实验原理： 对于数字信号传输系统，传送的数字基带信号(一般是一个数字序列)，由于载有信息，在时间上往往是不平均的(比如数字化的语音信号)，对应的数字序列编码的特性，不利于数字信号的传输。对此，可以通过对数字基带信号预先进行“随机化”(加扰)处理，使得信号频谱在通带内平均化，改善数字信号的传输；然后在接受端进行解扰操作，恢复到原来的信号。伪随机序列广泛应用与这类加扰与解扰操作中。我们下面用DSP BUILDER来构建一中伪随机序列发生器——m序列发生器，这是一种很常见的伪随机序列发生器，可以由线性反馈器件来产生，如下图：

其特征多项式为： ()∑==n i i i x C x F 0 注：其中的乘法和加法运算都是模二运算，即逻辑与和逻辑或。 可以证明，对于一个n 次多项式，与其对应的随机序列的周期为。 12?n 接下来我们以为例，利用DSP BUILDER 构建这样一个伪随机序列发生器。 125++x x 开Simulink 浏览器。 Simulink 我们可以看到在Simulink 工作库中所安装的Altera DSP Builder 库。 2. 点击Simulink 的菜单File\New\Model 菜单项，新建一个空的模型文件。

锯齿波信号发生器课程设计报告

锯齿波信号发生器的设计 技术指标要求： 频率f=500Hz ，V p-p =10V 。 该课题的内容： （一）原理结构说明 一、滞回比较器 在单限比较器中，输入电压在阈值电压附近的任何微小变化，R 都将引起输出电压的跃变，不管这种微小变化是来源于输入信号还是外部干扰。因此，虽然单限比较器很灵敏，但是抗干扰能力差。滞回比较器具有滞回特性，即具有惯性，因此也就具有一定抗干扰能力。从反相输入端输入的滞回比较器电路如图(a)所示，滞回比较器电路中引入了正反馈。 (b)电压传输特性 从集成运放输出端的限幅电路可以看出，uo =±U Z 。集成运放反相输入端电位u N =u I ，同相输入端电位 根据“虚短”u N =u P ，求出的u I 就是阈值电压，因此得出 U Z U Z R 1+R 2 u P = R 1 U Z ±U T = ± R 1

当u I<-U T，u N+U T，uo=-U Z。 当u I>+U T，u N>u P，因而uo=-U Z，所以u P=-U T。u I<-U T，uo=+U Z。 可见，uo从+U Z跃变为-U Z和uo从-U Z跃变为+U Z的阈值电压是不同的，电压传输特性如图(b)所示。 在我们所设计的锯齿波发生器中，滞回比较器由运放U1和电阻 Rb,R1,R4所组成。 通过由稳压管D1,D2和限流电阻R3构成的输出限幅电路，从而输出方波波 形。 其中调节电阻Rb,R1可改变锯齿波的幅值和一定范围的频率。调节滞回 比较器的稳幅输出D1,D2值，可调整方波输出幅值，可改变积分时间，从 而在一定范围内改变锯齿波的频率。 二、积分电路 如图所示的积分运算电路中，由于集成运放的同相输入端通过R’接 地，u N=u P=0，为“虚地”。 电路中电容C的电流等于流过电 阻R的电流 输出电压与电容上电压的关系为 u o=-u c 而电容上电压等于其电流的积分，故

实验九 m序列产生及其特性实验

实验九 m 序列产生及其特性实验 一、实验目的 通过本实验掌握m 序列的特性、产生方法及应用。 二、实验内容 1、观察m 序列，识别其特征。 2、观察m 序列的自相关特性。 三、基本原理 m 序列是有n 级线性移位寄存器产生的周期为21n -的码序列，是最长线性移位寄存器序列的简称。码分多址系统主要采用两种长度的m 序列：一种是周期为1521-的m 序列，又称短PN 序列；另一种是周期为4221-的m 序列，又称为长PN 码序列。m 序列主要有两个功能：①扩展调制信号的带宽到更大的传输带宽，即所谓的扩展频谱；②区分通过多址接入方式使用同一传输频带的不同用户的信号。 1、产生原理 图9-1示出的是由n 级移位寄存器构成的码序列发生器。寄存器的状态决定于时钟控制下输入的信息（“0”或“1”），例如第I 级移位寄存器状态决定于前一时钟脉冲后的第i －1级移位寄存器的状态。 图中C 0，C 1，…，C n 均为反馈线，其中C 0＝C n ＝1，表示反馈连接。因为m 序列是由循环序列发生器产生的，因此C 0和C n 肯定为1，即参与反馈。而反馈系数C 1，C 2，…，C n －1 若为1，参与反馈；若为0，则表示断开反馈线，即开路，无反馈连线。 D 1 输出 C 0=1 C 1 C 2 C n-1 C n =1 D 2 D 3 D n 图9-1 n 级循环序列发生器的模型 一个线性反馈移动寄存器能否产生m 序列，决定于它的反馈系数(0,1,2,,)i c i n = ，下表中列出了部分m 序列的反馈系数i c ，按照下表中的系数来构造移位寄存器，就能产生相应的m 序列。 表9-1 部分m 序列的反馈系数表 级数n 周期P 反馈系数i C （采用八进制） 3 7 13 4 1 5 23 5 31 45，67，75 6 63 103，147，155 7 127 203，211，217，235，277，313，325，345，367 8 255 435，453，537，543，545，551，703，747

基于FPGA的伪随机序列发生器设计

摘要：讨论了应用移位寄存器在Ahera的FPGA芯片中实现线性和非线性伪随机序列的方法，该算法基于m序列本原多项式来获得线性m序列和非线性m子序列移位寄存器的反馈逻辑式。文中给出了以Altera的QuartusⅡ为开发平台，并用VHDL语言实现的m序列的仿真波形。 关键词：伪随机序列；m序列；m子序列；移位寄存器；VHDL语言编程 0 引言 伪随机序列现已广泛应用于密码学、扩频通讯、导航、集成电路的可测性设计、现代战争中的电子对抗技术等许多重要领域。伪随机序列的伪随机性表现在预先的可确定性、可重复产生与处理。伪随机序列虽然不是真正的随机序列，但是当伪随机序列周期足够长时，它便具有随机序列的良好统计特性。在已有的序列中，m序列的应用最为成熟和广泛，为此，本文给出线性m序列和基于m序列的非线性m子序列的FPGA实现方法。由于FPGA的内部逻辑功能是通过向内部静态存储器单元加载配置数据来实现的，其配置文件决定了逻辑单元的逻辑功能以及模块间或与I／O间的连接，故可最终决定FPGA实现的功能。FPGA的这种结构允许多次编程，并享有快速有效地对新设计进行优化的灵活性，为此，本文选用了altera的cyclone系列FPGA芯片。EPlCl2-240PQFP，该芯片内部有12060个逻辑单元、239616 bit RAM、两个锁相环(PLL)。本文应用移位寄存器理论来产生序列，其算法的关键是找到线性m序列和非线性m子序列移位寄存器的反馈逻辑式。 1 m序列的实现 1．1 基于FPGA的m序列实现 利用反馈移位寄存器产生0、1序列时，其n位反馈移位寄存器的逻辑功能如图1所示。 图中，xi表示寄存器所处的状态，通常用0和1来代表两个可能的状态，并且把0和1看成是有限域GF(2)的两个元素。f(x0，x1，…，xn-1)刻划了移位寄存器反馈逻辑的功能，它可以看成一个定义在GF(2)上并且在GF(2)中取值的n元函数，当f(x0，x1，…，xn-1)可以表 示成一线性齐次函数时，即GF(2)，相应的反馈移位寄存器是线性的，而由线性移位寄存器产生的序列就称为线性移位寄存器序列。m 序列就是线性移位寄存器序列。 对于一个n级m序列移位寄存器来说，它在每一时刻的内部状态都可以看做有限域GF(2)上的一个n维向量，而反馈函数就是刻划了从每一时刻的状态到下一时刻状态的转移规律，或者说反馈函数定义了n维向量空间上的一个线性变换。 通常可以用Vn(F)代表域GF(2)上全体n元数组构成的n维向量空间，

简易信号发生器单片机课程设计报告

课程设计(论文)任务书 电气学院电力系统及其自动化专业12（1 ）班 一、课程设计(论文)题目：简易信号发生器设计 二、课程设计(论文)工作自 2015年1 月12 日起至2015 年 1月16 日止。 三、课程设计(论文) 地点:电气学院机房 10-303 四、课程设计(论文)内容要求： 1．课程设计的目的 （1）综合运用单片机原理及应用相关课程的理论知识和实际应用知识，进行单片机应用系统电路及程序设计，从而使这些知识得到进一步的巩固，加深和发展；（2）熟悉和掌握单片机控制系统的设计方法，汇编语言程序设计及proteus 软件的使用； （3）通过查阅图书资料、以及书写课程设计报告可提高综合应用设计能力，培养独立分析问题和解决问题的能力。 2．课程设计的内容及任务 （1）可产生频率可调的正弦波（64个点）、方波、锯齿波或三角波。 （2）显示出仿真波形。 （3）通过按键选择输出波形的种类。 （4）在此基础上使输出波形的幅值可控。

3.课程设计说明书编写要求 （1）设计说明书用A4纸统一规格，论述清晰，字迹端正，应用资料应说明出处。（2）说明书内容应包括（装订次序）：题目、目录、正文、设计总结、参考文献等。应阐述整个设计内容，要重点突出，图文并茂，文字通畅。 （3）报告内容应包括方案分析;方案对比;整体设计论述;硬件设计（电路接线，元器件说明，硬件资源分配）;软件设计（软件流程，编程思想，程序注释，） 调试结果;收获与体会;附录（设计代码放在附录部分，必须加上合理的注释）（4） 学生签名： 2015年1月16 日 课程设计(论文)评审意见 （1）总体方案的选择是否正确；正确（）、较正确（）、基本正确（）（2）程序仿真能满足基本要求；满足（）、较满足（）、基本满足（）（3）设计功能是否完善；完善（）、较完善（）、基本完善（）（4）元器件选择是否合理；合理（）、较合理（）、基本合理（）（5）动手实践能力；强（）、较强（）、一般（）（6）学习态度；好（）、良好（）、一般（）（7）基础知识掌握程度；好（）、良好（）、一般（）（8）回答问题是否正确；正确（）、较正确（）、基本正确（）、不正确（） （9）程序代码是否具有创新性；全部（）、部分（）、无（） （10）书写整洁、条理清楚、格式规范；规范（）、较规范（）、一般（）总评成绩优（）、良（）、中（）、及格（）、不及格（） 评阅人：

m序列发生器设计实现

河南师范大学设计性实验报告 学期：2014-2015学年第 1 学期 m序列发生器设计实现_实验 实验小组成员： 班级：2013级网络工程班 学院：计算机与信息工程学院 填表日期： 2014年 11月 29 日

实验项目简介： 1 问题描述 通常产生伪随机序列的数字电路为一反馈移位寄存器。根据其构成结构，它又分为线性反馈移位寄存器和非线性反馈移位寄存器两类，由线性反馈移位寄存器产生的周期最长的二进制数字序列称为最大长度线性反馈移位寄存器序列，简称m序列。 2.实验原理： 此实验是用4位移位寄存器实现可控乘/除法2到8步长为2n电路通过分析不难看出本次实验的乘除法运算中一个只出现三个数字2、4、8写成二进制为0010、0100、1000可以发现每一次乘法都只是将1向左移一个位每一次除法则是向右移一位，那么就可以使用74194双向移位寄存器。首先要了解4位移位寄存器。工作原理：74194是一个4位双向移位寄存器。它具有左移、右移、并行输入数据、保持以及清除等五种功能： 当~R=1MA MB=00 MA MB=01 MA MB=10 MA MB=11 3．一个完整的系统应具有以下功能： 1）控制信号的移动方向，通过改变S1S0的编码状态，使移位器左移、右移、保持等。 2）可以得到m序列的周期,通过观察示波器中CLK与Sl或者Sr的波形，可以得出m序列的周期。 4.实验目的： 1、掌握M序列信号产生的基本方法 2、利用EWB产生M序列信号，设计电路做成M序列信号发 5.实验条件：学院提供公共机房，1台/学生微型计算机。

实验总结： 1.在实验的过程中，小组成员积极准备。通过实验加深了对74194芯片性能的 了解，提高了各个成员的动手能力。 2.但是由于知识掌握不够全面准确的原因，实验过程中多次出现问题，小组成 员积极思考，最终解决了问题。 3.在观察m序列周期的过程中，出现了周期同预期不符合的情况，最终发现 是输入脉冲时出现了问题。

数电实验报告 序列信号发生器

实验报告 实验八序列信号发生器 2.8.1实验目的 （1）熟悉掌握EDA软件工具Multisim的仿真测试应用。 （2）熟悉序列信号发生器的工作原理。 （3）学习序列信号发生器的设计方法。 2.8.2实验仪器设备与主要器件 实验箱一个；双踪示波器一台；稳压电源一台。 4位十进制加法计数器74LS160;4位二进制加法计数器74LS161。 8选1数据选择器74LS251、74LS152和74LS151。 2.8.3实验原理 序列信号是按照一定规则排列的周期性串行二进制码。 1.计数型序列信号发生器 设计过程分为如下两步： ①根据数列码的长度p设计模p计数器，状态可以任意。 ②按计数器的状态转换关系和序列码的要求设计组合输出电路。由于计数器的状态设置和输出序列没有直接关系，因此这种结构对输出序列的更改比较方便，而且还能够同时产生多组序列码。 2.2.移位型序列信号发生器 移位型数字信号发生器是由移位寄存器和组合反馈电路组成的。组合电路的输出，作为移位寄存器的串行输入。由n位寄存器构成的序列信号发生器所产生的序列信号的最大长度为P=2n。 设Q3Q2Q1Q0的初始状态为1110，在CP作用下，Q3的输出为...110011110011...。在这种序列信号的每个循环周期内，代码1和0是按一定规律排列的。在每个循环周期内，包含代码的个数称为循环长度，也称序列长度，用字母P表示。因前面的序列信号110011是一个信号周期，则P=6。如果有Q2输出序列为111001，Q1输出序列为111100，Q0输出序列则为011110。显然这四个序列0和1的排列相同，初始相位不同而已。 2.8.4实验内容 （1）用计数器74LS160设计一个7位巴克码（010011）的产生电路，画出电路时序图。用示波器观察电路输出波形。 设计思路：输出序列信号与计数器的对映关系式： Y’= 0——1——0——0——1——1——1

01实验一 伪随机码发生器实验

实验一 伪随机码发生器实验 一、实验目的 1、 掌握伪随机码的特性。 2、 掌握不同周期伪随机码设计。 3、 用基本元件库和74LS系列元件库设计伪随机码。 4、 了解ALTERA公司大规模可编程逻辑器件EPM7128SLC84内部结构和应用。 5、 学习FPGA开发软件MAXPLUSⅡ，学习开发系统软件中的各种元件库应用。 6、 熟悉通信原理实验板的结构。 二、实验仪器 1、 计算机 一台 2、 通信基础实验箱 一台 3、 100MHz 示波器 一台 三、实验原理 伪随机码是数字通信中重要信码之一，常作为数字通信中的基带信号源；扰码；误码测试；扩频通信；保密通信等领域。伪随机码的特性包括四个方面： 1、 由n 级移位寄存器产生的伪随机序列，其周期为-1； n 2 2、 信码中“0”、“1” 出现次数大致相等，“1”码只比“0”码多一个； 3、 在周期内共有-1游程，长度为 i 的游程出现次数比长度为 i+1的 游程出现 次数多一倍； n 24、 具有类似白噪声的自相关函数，其自相关函数为： ()() ?? ? ?≤≤=??=2 210 12/11n n τττρ 其中n 是伪随机序列的寄存器级数。 例如：四级伪码产生的本原多项式为X 4＋X 3+1。 利用这个本原多项式构成的4级伪随机序列发生器产生的序列为： 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 相应的波形图如图1-1所示：

图1-1 四级伪随机序列波形图 用4个D 触发器和一个异或门构成的伪码发生器具有以下特性： 1、 周期为24-1=15； 2、 在周期内“0”出现24 -1-1=7次，“1”出现24 -1=8次； 3、 周期内共有24 -1 =8个游程； 4、 具有双值自相关特性，其自相关系数为： ????≤≤??==2 21)12(10 14 4τ / τ ρ(τ) 四、实验内容及步骤 1、在MAXPLUSⅡ设计平台下进行电路设计 1.1 四级伪随机码发生器电路设计 电路原理图如图1-2所示。 图1-2 四级伪随机码电路原理图 在MAXPLUS II 环境下输入上述电路，其中： dff ------ 单D触发器 xor ------ 二输入异或门 nor4 ------ 四输入或非门 not ------ 反相器 clk ------ 时钟输入引脚（16M时钟输入） 8M ------ 二分频输出测试点引脚 nrz ------ 伪随机码输出引脚 1.2 实验电路编译及FPGA 引脚定义 完成原理图输入后按以下步骤进行编译： (1) 在Assign Device 菜单选择器件MAX7128SLC84。