当前位置：文档库 › 多功能数字时钟毕业设计

多功能数字时钟毕业设计

一引言 (2)

二硬件系统方案设计 (3)

2.1电话拨号防盗报警器硬件系统方案 (3)

2.1.1 硬件系统方案设计 (3)

2.1.2 脉冲拨号原理 (3)

2.1.3 脉冲拨号实现过程 (5)

2.1.4 AT89S2052单片机的功能特点 (6)

2.2 时钟计时器的硬件设计方案论证分析 (8)

2.2.1 功能要求 (8)

2.2.2 方案论证 (8)

2.2.3 系统硬件电路设计 (9)

4.1.2时钟计时器的硬件电路设计描述 (10)

三系统的软件设计 (12)

3.1电话拨号防盗报警器程序设计 (12)

3.1.1主程序设计 (12)

3.2 时钟显示程序设计 (13)

3.2.1主函数 (13)

3.2.2 LED显示子函数 (14)

3.2.3 定时器T0中断函数 (14)

3.2.4 中断函数 (15)

3.2.5 功能函数 (15)

四系统的调试部分 (17)

4.1 时钟系统的调试 (17)

4.1.1 时钟系统的硬件调试 (17)

4.1.2 时钟系统的软件调试 (17)

4.1.3 性能分析 (17)

4.2 拨号报警器功能调试 (17)

五总结 (19)

参考文献 (20)

附录 (22)

附录1 程序清单 (22)

附录2 系统使用说明 (22)

附录3 英文资料 (22)

附录4 系统PCB板图 (22)

附录1：程序清单 (23)

附录2：系统使用说明 (40)

一引言

随着人们生活水平的不断提高，大家对住宅和办公室的安全意识也日益增加。因此，研究和开发防盗报警装置引起了科研单位和生产厂家的重视，特别是面对普通居民、价格低、运行可靠的自动报警系统。

长期以来，一些电子杂志介绍的廉价防盗报警均无电话拨号报警功能，而市售的可自动拨号报警的防盗器材又价格高昂。这里介绍的电话拨号防盗报警器可在这两者之间找到平衡，即兼具高性能和低价位。为了以低成本实现高性能，设计时利用了电信局的交换机支持脉冲拨号方式来实现拨号报警，这样可利用单片机直接发出拨号脉冲，精简了电路，降低了成本。

电话拨号防盗报警器作为家庭防盗报警器材的一员，非常经济实用。它进入工作警戒后，主控CPU不断检查触发开关的状态，当盗贼入室触发开关时，立即启动电话拨号报警程序向主人告警（当然也可以通过修改软件使其在现场发出高分贝报警音）。实践证明，该系统报警快速、准确。由于该系统电路简单，而且利用的是公共通信网，因此不存在建立的报警系统网络问题，具有成本低、体积小、能耗极低、体积小、能耗极低且不影响正常打电话等突出优点。平时可以作为时钟计时器来使用，真是一举两得。

二硬件系统方案设计

2.1电话拨号防盗报警器硬件系统方案

2.1.1 硬件系统方案设计

图2.1为电话拨号报警器的系统构成方框图，由单片机控制器、键盘输入、数码管显示、触发电路、拨号电路及电源等6部分组成。

单片机控制器是整个系统的核心，负责控制检测输入/输出显示、模拟摘机、拨号摘机、拨号报警、挂机等一系列的程序动作。这里使用了小引脚、高性能、低价位的AT89S2052。

键盘输入电路负责输入电片机中一系列工作参数及功能设定。

发光二极管数码管显示器在整个系统工作过程中充当一个简单的人机界面，用以显示工作状况及输入/输出的数据等。

电话拨号防盗报警器的触发电路用磁性开关（门磁开关），简单可靠，也可用红外探测器或无线门磁，以实现全方位远距离监测。报警器应采用隐蔽安装，防止小偷发现。

拨号及报警电路用来完成模拟摘机、拨号、发出报警音、挂机等工作过程，它的工作由单片机控制。

电源部分负责对整个系统供电。平时由电话线上取得工作电流并对后备电池充电，拨号报警时转由后备电池供电。

图2.1 电话拨号防盗报警器方框图

2.1.2 脉冲拨号原理

脉冲拨号是目前电话机两种拨号方式中的一种，另一种为双音多频拨号方式。

脉冲拨号就是指在电话机上拨入的电话号码以脉冲个数的形式发出，也就是说，在已经通以直流电流的回路上，利用拨号盘及发号电路将回路断开、再接通而形成的脉冲信号，来完成输入电话号码的发送。在操作中，若用户拨1，则送出1个脉冲，回路中断一次、接通一次；拨2，则发出2个脉冲，回路断一次、接通一次、再断一次；……；而拨0时，则发出10个脉冲，回路断、接通轮流10次。图2.2为电话号码“32”的脉冲波形。

图2.2 电话号码“32”的脉冲波形

正常拨号时，电路电流中断的时间一般在58～65ms之间，视断续比的不同而不同。快速拨号时，只要取一半时间即可。电路电流接通的时间（即在同一位号码中的2个断脉冲之间的接通电流时间）约在32～42ms之间，视断续比的不同而不同。快速拨号时，只要取一半时间即可。显然脉冲周期等于脉冲中断时间和脉冲接通时间之和，每一个周期的时间为100ms左右。快速拨号时，在50ms左右。2位号码（即2组脉冲串）之间的最小时间间隔，通常为800ms左右；而快速拨号时，其值减半，为400ms左右。

我国目前采用的电话脉冲拨号的速率是10PPS（每秒的脉冲数），即每秒发出10个脉冲，因此上述各参数不存在快速拨号时的值。

为了提高拨号的可靠性及稳定性，这里设计时选定更低的脉冲拨号速率：1个脉冲代表播出1，2个脉冲代表拨出2，……，10个脉冲代表拨出0，每个脉

冲的宽度和间隔为100ms。工作时首先进行模拟摘机，然后开始脉冲拨号，拨出1位号码后停顿500ms（保持接通）再拨下一位，直至全部拨完后再发报警音，……，最后挂机。

2.1.3 脉冲拨号实现过程

图2.3为脉冲拨号的实现电路。平时电话线上的电压约为50～60V左右。未拨号时电片机的P3.0、P3.1 均输出低电平。

拨号过程如下：

①单片机的P3.0输出高电平，使TR1导通，由于电话线路上接入了负载R1，这样电话线的电压下降，模拟摘机。

②单片机的P3.0开始输出拨号脉冲，使电话线的电压（电平）也呈高、低变化。1个脉冲代表拨出1，2个脉冲代表拨出2，……，10个脉冲代表拨出0，每个脉冲的宽度和间隔均为100ms。拨出1位号码后停顿500ms（保持P3.0高电平）再拨下一位，直至全部拨完。

③P3.0 保持高电平（保持电话线路接通），P3.1输出1KHz的报警音脉冲驱动TR2，以2Hz进行调制（即接通1kHz信号0.5s、断开1kHz信号0.5s）,这样从接听方的电话中就会听到“嘟、嘟……”的报警声。报警音的时间根据设计为60s。

④60后，P3.1输出低电平，TR2 截止，停止报警。随后P3.0也输出低电平，模拟挂机。完成一次报警过程。

2.1.4 AT89S2052单片机的功能特点

电话拨号防盗报警器的核心控制器是单片机AT89S2052。AT89S2052 是美国ATMEL半导体公司生产的一种高性能单片机。该单片机以与MCS-51系列单片机高度兼容、低功耗、可以在接近零频率下工作等诸多优点，而广泛应用于各类计算机系统、工业控制、电信设备、消费类产品中。由于ATMEL是全球最大的FLASH 和EEPROM生产制造公司之一，加之以其EEPROM技术与INTEL的80C51内核技术交换，使ATMEL拥有了80C51内核的使用权，其生产的AT89系列电片机不仅与80C51有极好的兼容性，而且具有极高的性能价格比。

1.AT89S2051的主要性能特点

指令与MCS-51完全兼容；内带2KB可编程闪速存储器（FLASH MEMORY）可重复擦写1000次；数据保留10年；工作电压范围2.7～6V；工作频率0～24MHZ；两极程序加密锁定；128B内部RAM；15条可编程双向I/O口线；2个16位定时器/计时器；5个中断源；可编程串行UART通道；输出口可直接驱动LED；片内含模拟比较器；低功耗的闲置和掉电模式。

AT89S2052是AT89 系列电片机种的一种精简产品。它是将TA89C52的P0口、P2口、EA/Vpp、ALE/PROG、PSEN口线省去后，形成的一种仅20个引脚的单片机，相当于早期INTEL8031的最小应用系统。这对于一些不太复杂的控制场合，仅用一片AT89S2052就足够了，是真正意义上的“单片机”。

由于将多功能8位CPU和2KB的闪速存储器集成在单个芯片中，使其成为一种高效的微控制器。AT89S2052的出现为很多规模不太大的嵌入式控制系统提供了一种极佳的选择方案，使传统的51系列单片机的体积大、功耗大、可选模式少等诸多困扰设计工程师们的致命弱点不复存在。

2.引脚功能介绍

AT89S2052引脚外形如图所示。

Vcc：电源端。

GND：接地。

P1 口（P1.0～P1.7）：是一个8位双向I/O口，其中P1.2至P1.7提供内部上拉电阻，P1.0和P1.1需外接上拉电阻。P1.0和P1.1也可作为片内精确模拟比较

器的正向输入（AINO）和反向输入（AINI）。P1口输出缓冲器能提供20mA的灌电流，可直接驱动LED。P1口写入“1”后可用作输入。

P3口：引脚P3.0至P3.7（P3.5除外）是7个带内部上拉电阻的双向I/O口线。原P3.6不能使用，已连接片内比较器输出端。与P1口相同，P3口也能提供20mA 的灌电流，并可直接驱动LED显示器。与80C51相同，P3口也有第2功能，P3.0作为串行数据接收RXD；P3.1作为串行数据发送TXD；P3.2为外部中断0申请INT0；P3.3 为外部中断1申请INT1；P3.4 为定时器/计时器0输入；P3.5位定时器/计数器1输入；P3.7无第2功能RD。

RST：复制输入。要使芯片可靠复位，要保持RST引脚2个机器周期的高电平。XTAL1：反向振荡放大的输入及内部时钟电路的殊荣。

XTAL2：来自反向振荡放大器的输出。

3.特殊功能寄存器（SFR）与80C51完全相同

4.程序存储器锁定

AT89S2052片内有2个锁定位，可以不编程（U），也可以编程（P），以获得一些附加的特性，如表2.1所示。

表2.1 程序存储器锁定

5、闲置模式

在闲置模式下，CPU自身处于休眠状态，而片内所有其他外围设备保持工作状态。该模式是软件生成的。在该模式期间，片内RAM和所有特殊功能寄存器的内容保持不变。闲置模式可以允许由中断或硬件复位终止。如果不采用外部上拉，P1.0和P1.1应置0；如果采用外部上拉，则置1。应注意的是，当闲置模式被硬件复位中止时，器件要从闲置处恢复程序的执行，执行2个机器周期后，内部复位算法才起作用。此时，硬件禁止访问内部RAM，但允许访问端口引脚。为了排除闲置被复位中止时对端口意外写入的可能性，跟在生成闲置模式后的指令不

应是对端口引脚的读/写操作。

6.掉电模式

在掉电模式下，振荡器停止工作，生成掉电状态的指令是最后执行的一条指令。片内RAM和特殊功能寄存器保持其值不变直到掉电模式终止。从掉电模式退出的唯一办法是硬件复位。复位将重新定义特殊功能寄存器（SFR），但不会影响片内RAM。在Vcc没有恢复到其正常工作电压之前，不应进行复位，且复位的保持时间应足够长，使振荡器能重新开始工作并稳定下来。同样，如果不采用外部下拉，P1.0和P1.1应置0，如果采用外部上拉，则置1。

2.2 时钟计时器的硬件设计方案论证分析

2.2.1 功能要求

时钟计时器要求用六位LED数码管显示时、分、秒、以二十四小时方式运行,使用按键开关实现时,分调整功能。

2.2.2 方案论证

为实现LED显示器的数字显示,可以采用静态显示法和动态显示法。由于静态显示法需要数据锁存器等硬件,接口复杂一些,考虑到时钟显示只有六位,且系统没有其它复杂的处理任务,所以决定用动态扫描实现LED显示。单片机采用易购的AT89S52系列,这种单片机可具有足够的空余硬件资源,以实现其它的扩充功能。若使用电池供电,可采用低电压的LV系列单片机时钟计时器电路系统的总体设计框架如图3.1所示。

图3.1 硬件系统的总体设计框架

2.2.3 系统硬件电路设计

电话拨号防盗报警器的硬件电路设计描述

为了发挥电片机强大的计算、控制能力，充分发挥软件的优势，这里极大地简化了电路，但可实现以前需要几片甚至十几片小规模数字电路才能完成的任务。

电路原理如图所示，共有4个按键，即rst、ok、up、set。

rst:系统复位键。

ok：输入数据确认键。

up：显示的数字增加键。

set：工作模式设定键，可设定管机、工作、输入时间t1、输入时间t2及输入电话号码5种模式。

磁性开关即为装于门或窗口的防盗感应开关，门关闭时常开，门打开时闭合接通。当然也可改用其他的感应器件，如激光探测、超声波感应、热释电感应、主动红外线探测或无线门磁等，以实现全方位远距离检测。为了防止磁性开关离控制器较远而产生引入干扰，使用了光耦作信号传递，效果良好。LED数码管用于工作状态指示或输入数据指示。L1、L2接电话线，ZND为击穿电压120V的压敏二极管，防止电路受雷电干扰。平时系统处于低功耗待机状态（此时耗电仅2mA左右），由电话线上取电工作，并对3.6V/60mA镍铬电池充电，当输入数据

进行设定或进行拨号报警时，耗电会达到10mA，这时主要由镍铬电池供电。由于有镍铬电池后备供电，即使电话线断电也不会使已输入的数据丢失。该机除用于防盗报警外，若对软件进行一些修改，也可通过电话线进行远程数据传递。三极管T1、T2及电阻R1、R2构成拨号及报警电路，其工作原理前面已作详细介绍。

4.1.2时钟计时器的硬件电路设计描述

时钟计时器的硬件电路,采用AT89S52单片机最小化应用设计,显示采用共阳七段LED显示器,P0口输出段数码数据,P2.0~P2.5口作列扫描输出,P1.0,P1.1和

P1.2口接三个按钮开关用以实现调时,调分功能.为了提供共阳LED数码管的驱动电压,用三极管8550作电源驱动输出。采用12MHZ晶振有利于提高秒计时的精确性。硬件电路图如图3.2示。

多功能数字时钟设计

课程设计报告学生姓名:刘佳学号：2017307010102 学院:电气工程学院班级:通信171 题目:多功能数字时钟设计指导教师：刘晓峰职称: 高级实验师指导教师：杨修宇职称: 实验师 2018 年 12 月 28 日

目录 1. 设计要求 (3) 2. 设计原理及框图 (3) 2.1 模块组成 (3) 3. 器件说明 (4) 4. 设计过程 (8) 4.1显示电路模块设计 (8) 4.2时钟脉冲电路模块设计 (9) 4.3计时模块电路设计 (10) 4.4计时校时控制模块电路设计 (11) 4.5整点报时与定点报时模块电路设计 (12) 5. 仿真调试过程 (13) 6. 收音机原理及焊接调试 (14) 6.1收音机原理 (14) 6.2收音机焊接工艺要求 (16) 6.3收音机调试过程 (16) 7. 设计体会及收获 (17)

1. 设计要求 (1)以24小时为一个计时周期，稳定的显示时、分、秒。 (2)当电路发生走时误差时，可以对所设计的时钟进行校时。 (3)电路有整点报时功能。报时声响为四低一高，最后一响高音正好为整点。 (4)电路具有闹钟功能，当闹钟所设定时间与时钟计时相同时，发出提示音，时长为一分钟。 2. 设计原理及框图 2.1 模块组成多功能数字时钟由时钟脉冲电路模块、秒计时模块、分计时模块、时计时模块、显示模块、计时校时控制模块、定点报时模块与整点报时模块组。如图1所示。图1 多功能数字时钟原理框图多功能数字时钟由时钟脉冲电路模块、秒计时模块、分计时模块、时计时模块、显示模块、计时校时控制模块、定点报时模块与整点报时模块组成。时钟脉冲电路模块由振荡电路与分频电路组成，为数字时钟提供秒脉冲信号、定点整点报时信号以及调试信号。计时电路包括“秒”计时、“分”计时与“时”计时电

数字电子时钟毕业设计

数字电子时钟毕业设计 Revised on November 25, 2020

毕业设计（论文）题目：多功能数字电子时钟毕业时间：二O一二年七月学生姓名：梁宇指导教师：林喆班级： 09电缆（1）班 2011 年 10月18日摘要数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。一般由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以采用石英晶体振荡器。分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频。计数器：有了“秒”信号，则可以根据60秒为1分，24小时为1天的进制，分别设定“时”、“分”、“秒”的计数器，分别为60进制，60进制,24进制计数器，并输出一分，一小时，一天的进位信号。

译码显示：将“时”“分”“秒”显示出来。将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应的进位数字字型。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。为了使数字钟使用方便，在设计上使用了一个变压器和一个整流桥来实现数字钟电能的输入，使得可以方便地直接插入220V的交流电就可以正常地使用了。关键词数字钟振荡计数校正报时目录 1 设计目的 (4) 2 设计任务 (4) 设计指标 (4) 设计要求 (4) 3数字电子钟的组成和工作原理 (4) 数字钟的构成 (4) 原理分析 (4) 数字点钟的基本逻辑功能框图 (5) 4．数字钟的电路设计 (5) 电源电路的设计 (5) 秒信号发生器的设计 (6) 4.2.1方案一 (6) 4.2.2方案二 (6)

使用Quartus进行多功能数字钟设计

EDA设计使用Quartus II进行多功能数字钟设计院系：机械工程专业：车辆工程姓名：张小辉学号：指导老师：蒋立平、花汉兵时间： 2016年5月25日

摘要本实验是电类综合实验课程作业，需要使用到QuartusⅡ软件，（Quartus II 是Altera公司的综合性PLD/FPGA开发软件，原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程）。本实验需要完成一个数字钟的设计，进行试验设计和仿真调试，实验目标是实现计时、校时、校分、清零、保持和整点报时等多种基本功能，并下载到SmartSOPC实验系统中进行调试和验证。关键字：电类综合实验 QuartusⅡ数字钟设计仿真

Abstract This experiment is electric comprehensive experimental course work and need to use the Quartus II software, Quartus II is Altera integrated PLD / FPGA development software, schematic and VHDL, Verilog HDL and AHDL (Altera hardware description language support) etc. a variety of design input form, embedded in its own synthesizer and simulator can complete hardware configuration complete PLD design process from design entry to). The need to complete the design of a digital clock, and debug the design of experiment and simulation, the experimental goal is to achieve timing, school, reset, keep and the whole point timekeeping and other basic functions, and then download to the smartsopc experimental system debugging and validation. Key words: Electric power integrated experiment Quartus II Digital clock design Simulation

基于FPGA的数字时钟设计毕业设计论文

摘要本设计为一个多功能的数字时钟，具有时、分、秒计数显示功能，以24小时循环计数；具有校对功能。本设计采用EDA技术，以硬件描述语言Verilog HDL为系统逻辑描述语言设计文件，在QUARTUSII工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的数字钟。系统由时钟模块、控制模块、计时模块、数据译码模块、显示以及组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，本系统能够完成时、分、秒的分别显示，按键进行校准，整点报时，闹钟功能。关键词：数字时钟，硬件描述语言，Verilog HDL，FPGA

Abstract The design for a multi-functional digital clock, with hours, minutes and seconds count display to a 24-hour cycle count; have proof functions function. The use of EDA design technology, hardware-description language VHDL description logic means for the system design documents, in QUAETUSII tools environment, a top-down design, by the various modules together build a FPGA-based digital clock. The main system make up of the clock module, control module, time module, data decoding module, display and broadcast module. After compiling the design and simulation procedures, the programmable logic device to download verification, the system can complete the hours, minutes and seconds respectively, using keys to cleared , to calibrating time. And on time alarm and clock for digital clock. Keywords：digital clock,hardware description language,Verilog HDL,FPGA

多功能数字钟的VHDL设计

毕业设计论文多功能数字钟的VHDL设计系 xxxxxxxxxxxxxxxxx 专业 xxxxxxxxxxxxx 学号 xxxxxxxxxxx 姓名 xxxxxxx 班级 xxxxxxxxxxxx 指导老师 xxxxxxxxxx 职称指导老师职称毕业设计时间 2009年11月——2010年1月

摘要:应用VHDL语言编程，进行了多功能数字钟的设计，并在MAX PLUSⅡ环境下通过了编译、仿真、调试。关键词：VHDL；EDA；数字钟；仿真图 0.引言随着科学技术的迅猛发展,电子工业界经历了巨大的飞跃。集成电路的设计正朝着速度快、性能高、容量大、体积小和微功耗的方向发展。基于这种情况,可编程逻辑器件的出现和发展大大改变了传统的系统设计方法。可编程逻辑器件和相应的设计技术体现在三个主要方面:一是可编程逻辑器件的芯片技术;二是适用于可逻辑编程器件的硬件编程技术,三是可编程逻辑器件设计的EDA开发工具,它主要用来进行可编程逻辑器件应用的具体实现。在本实验中采用了集成度较高的FPGA 可编程逻辑器件, 选用了VHDL硬件描述语言和MAX + p lusⅡ开发软件。VHDL硬件描述语言在电子设计自动化( EDA)中扮演着重要的角色。由于采用了具有多层次描述系统硬件功能的能力的“自顶向下”( Top - Down)和基于库(L ibrary - Based)的全新设计方法,它使设计师们摆脱了大量的辅助设计工作,而把精力集中于创造性的方案与概念构思上,用新的思路来发掘硬件设备的潜力,从而极大地提高了设计效率,缩短了产品的研制周期。MAX + p lusⅡ是集成了编辑器、仿真工具、检查/分析工具和优化/综合工具的这些所有开发工具的一种集成的开发环境,通过该开发环境能够很方便的检验设计的仿真结果以及建立起与可编程逻辑器件的管脚之间对应的关系。 1. EDA简介 20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。 EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL 完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。

多功能数字电子钟的设计

学号20103010342 毕业设计说明书设计题目多功能数字电子钟的设计系部机械电子系专业机电一体化班级机电103 班姓名关付玲指导教师肖玉玲 2012年 10月 13日

摘要摘要：数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。该电路具有计时，整点报时和校时的功能。在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。实验证明该设计电路基本上能够符合设计要求！关键词：计数器；译码显示器；校时电路；

Abstract Abstract:Digital clock is a "time", "Sub", "second" displays the organ in human visual mechanism. Its time for a period of 24 hours, show full scale 23:59 for 59 seconds. A basic digital clock circuits consists of second signal generator, "hours, minutes, seconds," counters, decoders and display components. Because of its pure digital hardware design, compared with the traditional mechanical watch, it has left, presents an intuitive, non-mechanical transmission device and so on. This digital clock used in the design of digital circuits on the "time" and "min", "second" display and adjustment. Through the use of integrated digital chip circuit structures to achieve appropriate functionality. Specific use of 555 oscillator, 74LS90 and non-, exclusive-or gate integrated circuits and so on. The circuits with timing, the whole point of time and error correction capabilities. In the analysis of the entire module and overall circuit diagram is painted, simulation to emulation and modules record the observed results. Experimental proof of the design circuit can basically meet the design requirement! Key words：Counter ,ten decoding display , citcuit Shool

数字时钟的毕业设计

数字时钟的毕业设计目录摘要 (Ⅰ) ABSTRACT (Ⅱ) 第1章绪论.......................................... 错误!未定义书签。1 1.1数字时钟的背景和意义 (1) 1.2数字时钟设计思路 (1) 1.3数字时钟的主要容 (1) 第2章数字时钟模块设计 (2) 2.1数字时钟秒脉冲信号的设计 (2) 2.1.1 秒时钟信号发生器的设计 (2) 2.1.2 秒时钟电路的设计 (3) 2.1.3 分时钟电路的设计 (4) 2.2 二十四进制计数器设计 (4) 第3章校时电路......................................... 错误!未定义书签。第4章整点报时电路..................................... 错误!未定义书签。第5章闹钟电路........................................ 错误!未定义书签。结论................................................ 错误!未定义书签。致谢................................................ 错误!未定义书签。参考文献................................................ 错误!未定义书签。

绪论数字钟是一种用数字电路技术实现时、分、秒计时的装置，钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播。而且与传统的机械钟相比，它具有走时准确、显示直观、无机械传动、无需人的经常调整等优点。数字钟的设计涉及到模拟电子与数字电子技术，其中绝大部分是数字部分、逻辑门电路、数字逻辑表达式、计算真值表与逻辑函数间的关系、编码器、译码器显示等基本原理。现在主要用各种芯片实现其功能，更加方便和准确。Multisim10.0作为一种高效的设计与仿真平台。其强大的虚拟仪器库和软件仿真功能，为电路设计提供了先进的设计理念和方法。 1. 设计思路 1).由秒时钟信号发生器、计时电路和校时电路构成电路。 2).秒时钟信号发生器可由555定时器构成。 3).计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。 4).校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。 2. 主要容熟悉Multisim10.0仿真软件的应用；设计一个具有显示、校时、整点报时和定时功能的数字时钟,.能独立完成整个系统的设计；用Multisim10.0仿真实现数字时钟的功能。

多功能数字钟电路设计

多功能数字钟电路设计一、数字电子钟设计摘要 (2) 二、数字电子钟方案框图 (2) 三、单元电路设计及相关元器件的选择 (3) 1.6进制计数器电路的设计 (3) 2.10进制计数器电路的设计 (4) 3.60进制计数器电路的设计 (4) 4.时间计数器电路的设计 (5) 5.校正电路的设计 (6) 6.时钟电路的设计 (7) 7.整点报时电路设计 (8) 8. 译码驱动及单元显示电路 (9) 四、系统电路总图及原理 (9) 五、经验体会 (10) 六、参考文献 (10) 附录A:系统电路原理图附录B:元器件清单

一、数字电子钟设计摘要数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。二、数字电子钟方案框图图1 数字电子钟方案框图

三、单元电路设计和元器件的选择 1. 6进制计数器电路的设计现要设计一个6进制的计数器，采用一片中规模集成电路74LS90N芯片，先接成十进制，再转换成6进制，利用“反馈清零”的方法即可实现6进制计数，如图2所示。图2

2. 10进制电路设计图3 3. 60 进数器电路的设计 “秒”计数器与“分”计数器都是六十进制，它由一级十进制计数器和一级六进制计数器连接而成，如图4所示，采用两片中规模集成电路74LS90N串接起来构成“秒”“分”计数器。

毕业设计论文_单片机电子时钟的设计

单片机电子时钟的设计摘要单片机自20世纪70年代问世以来，以其极高的性能价格比，受到人们的重视和关注，应用很广、发展很快。单片机体积小、重量轻、抗干扰能力强、环境要求不高、价格低廉、可靠性高、灵活性好、开发较为容易。由于具有上述优点，在我国，单片机已广泛地应用在工业自动化控制、自动检测、智能仪器仪表、家用电器、电力电子、机电一体化设备等各个方面，而51单片机是各单片机中最为典型和最有代表性的一种。这次毕业设计通过对它的学习、应用，以AT89S51芯片为核心，辅以必要的电路，设计了一个简易的电子时钟，它由4.5V直流电源供电，通过数码管能够准确显示时间，调整时间，从而到达学习、设计、开发软、硬件的能力。关键词：单片机 AT89S51 电子时钟数码管

Design of the singlechip electronics clock Abstract Single slice machine from published in 70's for 20 centuries, is compare with its very high function price, is value by people and pay attention to, apply very widely, develop very quickly. Single slice the machine physical volume is small,the weight is light,the anti- interference ability is strong,the environment haven't high request,the price is cheap,the credibility is high,vivid good,develop more easy. In order to having an above-mentioned advantage, at the our country, single slice the machine is broadly applied already to turn an equipment at industrial automation control,automatic examination,intelligence instrument appearance,home appliances,electric power electronics,the machine electricity integral whole etc. each aspect, but 51 machines is is a typical model most and have a representative most in each machine of a kind. This graduation design passes to its study and application, Take the AT89S51 chips as core, assist with the electric circuit of the necessity, design a simple electronics clock, it from the 4.5 V direct current power supply power supply, pass the figures tube can accurate manifestation time, adjust time。Arrive a study and design, develop thus soft,the ability of the hardware . Keywords：MCU AT89S51electronics clock digital tube

多功能数字钟设计

摘要本实验是利用QuartusII 7.0软件设计一个多功能数字钟，进行试验设计和仿真调试，实现了计时，校时，校分，清零，保持和整点报时等多种基本功能，并下载到SmartSOPC实验系统中进行调试和验证。此外还添加了显示星期，闹钟设定等附加功能，使得设计的数字钟的功能更加完善。关键字：QuartusII、数字钟、多功能、仿真 Abstract This experiment is to design a digital clock which is based on Quartus software and in which many basic functions like time-counting,hour-correcting,minute-correcting,reset,time-holding and belling on the hour. And then validated the design on the experimental board. In addition, additional functions like displaying and resetting the week and setting alarm make this digital clock a perfect one. Key words: Quartus digital-clock multi-function simulate

目录一．设计要求 (4) 二．工作原理 (4) 三．各模块说明 (5) 1)分频模块 (5) 2)计时模块 (7) 3)动态显示模块 (9) 4)校分与校时模块 (10) 5)清零模块 (11) 6)保持模块 (12) 7)报时模块 (12) 四．扩展模块 (12) 1)星期模块 (12) 2)闹钟模块 (13) 五．总电路的形成 (16) 六．调试、编程下载 (17) 七．实验感想 (17) 八．参考文献 (20)

多功能数字钟的设计与实现

多功能数字钟的设计与实现一、实验目的 1．掌握数字钟的设计原理。 2．用微机实验平台实现数字钟。 3．分析比较微机实现的数字钟和其他方法实现的数字钟。二、实验内容与要求使用微机实验平台实现数字钟。 1．基本要求如下： 1) 24 小时制时间显示。 2) 3) 4)可以随时进行时间校对。整点报时。闹钟功能，要求设置起闹时间时，不影响时钟的正常走时。 2．提高要求 1) 2)校时时相应位闪烁。能够设置多个起闹点。三、实验报告要求 1．设计目的和内容 2．总体设计 3．硬件设计：原理图（接线图）及简要说明 4．软件设计框图及程序清单 5．设计结果和体会（包括遇到的问题及解决的方法）四、系统总体设计根据设计要求，初步思路如下： 1）计时单元由定时/计数器8253的通道0 来实现。定时采用硬件计数和软件技术相结合的方式，即通过8253产生一定的定时时间，然后再利用软件进行计数，从而实现24小时制定时。8253定时时间到了之后产生中断信号，8253在中断服务程序中实现时、分、秒的累加。 2）时间显示采用实验平台上的6个LED数码管分别显示时、分、秒，采用动态扫描方式实现。 3）校时和闹铃定时通过键盘电路和单脉冲产生单元来输入。按键包括校时键、闹钟定时键、加1键和减1键等。

4）报警声响用蜂鸣器产生，将蜂鸣器接到 8255 的一个端口，通过输出电平的高低来控制蜂鸣器的发声。系统硬件设计主要利用微机实验平台上的电路模块。硬件电路主要由键盘电路、单脉冲产生单元、8253 定时计数器、8255 并行接口单元、8259 中断控制器、LED 显示电路和蜂鸣器电路等等。系统的硬件电路设计框图如图 1 所示。图 1 硬件电路框图五、硬件设计根据设计思路，硬件电路可通过实验平台上的一些功能模块电路组成，由于实验平台上的各个功能模块已经设计好，用户在使用时只要设计模块间电路的连接，因此，硬件电路的设计及实现相对简单。完整系统的硬件连接如图 2 所示。硬件电路由定时模块、按键模块、数码管显示模块和蜂鸣器模块组成。 Q6 路图 2 系统硬件电路图微机系统 8253 8255 8259 数码管显示电路键盘电路蜂鸣器电路单脉冲发生单元单脉冲发生单元键盘电路 8255 PA0 PB0 PC 8253 OUT0 GATE0 Clk0 地址 CS1 译码 CS2 电路 CS3 CS4 数码管显示模块 8259 IRQ2 IRQ3 IRQ5 PC BUS 蜂鸣器单脉冲发生单元

多功能数字钟电路设计

课程设计任务书学生姓名： XXX 专业班级：指导教师：工作单位：题目: 多功能数字钟电路设计初始条件：74LS390，74LS48，数码显示器BS202各6片，74LS00 3片，74LS04，74LS08各 1片，电阻若干，电容，开关各2个，蜂鸣器1个，导线若干。要求完成的主要任务: 用中、小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下： 1.由晶振电路产生1HZ标准秒信号。 2.秒、分为00-59六十进制计数器。 3.时为00-23二十四进制计数器。 4.可手动校正：能分别进行秒、分、时的校正。只要将开关置于手动位置。可分别对秒、分、时进行连续脉冲输入调整。 5.整点报时。整点报时电路要求在每个整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。时间安排：第20周理论设计、实验室安装调试，地点：鉴主15楼通信实验室一指导教师签名：年月日系主任（或责任教师）签名：年月日

多功能数字钟电路设计摘要 (1) Abstract (2) 1系统原理框图 (3) 2方案设计与论证 (4) 2.1时间脉冲产生电路 (4) 2.2分频器电路 (6) 2.3时间计数器电路 (7) 2.4译码驱动及显示单元电路 (8) 2.5校时电路 (8) 2.6报时电路 (10) 3单元电路的设计 (12) 3.1时间脉冲产生电路的设计 (12) 3.2计数电路的设计 (12) 3.2.1 60进制计数器的设计 (12) 3.2.2 24进制计数器的设计 (13) 3.3译码及驱动显示电路 (14) 3.4 校时电路的设计 (14) 3.5 报时电路 (16) 3.6电路总图 (17) 4仿真结果及分析 (18) 4.1时钟结果仿真 (18) 4.2 秒钟个位时序图 (18) 4.3报时电路时序图 (19) 4.4测试结果分析 (19) 5心得与体会 (20) 6参考文献 (21) 附录1原件清单 (22) 附录2部分芯片引脚图与功能表 (23) 74HC390引脚图与功能表 (23)

数字电子钟设计毕业论文

数字电子钟设计毕业论文目录论文摘要 (1) 关键词：数字电路集成电路逻辑电路 (1) Abstract (2) 目录 (3) 第1章数字电子钟设计总体方案 (5) 1.1.1数字计时器的设计思想 (5) 1.1.2数字电子钟组成框图 (6) 1.1.3 单元电路设计 (6) 第2章数字逻辑电路概述 (9) 2.1 数字电路的特点 (9) 2.2 数制 (10) 2.2.1十进制 (10) 2.2.2 二进制 (10) 2.2.3 十六进制 (11) 2.2.4 不同进制数的表示符号 (12) 2.3 不同进制数之间的转换 (12) 2.3.1 二、十六进制数转换成十进制数 (12) 2.3.2 二进制与十六进制数之间的转换 (12) 2.3.3 十进制数转换成二、十六进制数 (13) 2.4 二进制代码 (15) 2.4.1 自然二进制代码 (15) 2.4.2 二–十进制代码（ＢＣＤ码） (15) 2.5基本逻辑运算 (16) 2.5.1 与逻辑运算 (16) 2.5.2 或逻辑运算 (17) 2.5.3 非逻辑运算 (18) 第3章逻辑门电路 (19) 3.1 基本逻辑门电路 (19) 3.1.1 与门电路 (19) 3.1.2 或门电路 (20) 3.1.3 非门电路 (21) 3.1.4 复合逻辑门 (22) 第4章组合逻辑电路 (24) 4.1 组合逻辑电路的分析与设计 (24) 4.1.1 组合逻辑电路的分析 (24) 4.1.2 组合逻辑电路的设计 (26) 4.2 编码器 (29)

4.2.1 编码器的工作原理 (29) 4.3译码器和数字显示电路 (32) 4.3.1 二进制译码器 (32) 4.3.2 显示译码器 (34) 第5章触发器 (37) 5.1 RS触发器 (37) 5.1.1 基本RS触发器 (37) 5.1.2 同步RS触发器 (39) 5.2 JK、D、T触发器 (40) 5.2.１ JK触发器 (40) 5.2.2 D触发器 (42) 5.2.3 T触发器 (43) 第6章时序逻辑电路 (44) 6.1 时序逻辑电路的基本概念 (44) 6.1.1 时序逻辑电路的基本结构及特点 (44) 6.1.2 时序逻辑电路的分类 (45) 6.2 时序逻辑电路的分析 (45) 6.2.1 分析时序逻辑电路的步骤 (45) 6.2.2 同步时序逻辑电路的分析及应用 (45) 6.2.3 异步时序逻辑电路的分析及应用 (48) 6.3 同步时序电路的设计 (50) 6.3.1 同步时序逻辑电路设计的步骤 (51) 6.3.2 同步时序逻辑电路设计的应用 (52) 6.4计数器 (56) 6.4.1 二进制计数器 (56) 6.4.2 同步十进制加法计数器 (58) 6.5 脉冲信号的产生 (60) 6.5.1 由与非门组成的多谐振荡器 (60) 6.5.2 石英晶体时钟脉冲发生器 (61) 结论 (63) 谢辞 (64) 参考文献 (65)

多功能数字钟(课程设计版)

题目: 多功能数字钟电路设计器材：74LS390，74LS48，数码显示器BS202， 74LS00 3片，74LS04，74LS08，电容，开关，蜂鸣器，电阻,导线要求完成的主要任务: 用中、小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下： 1.由晶振电路产生1HZ标准秒信号。 2.秒、分为00-59六十进制计数器。 3.时为00-23二十四进制计数器。 4.可手动校正：能分别进行秒、分、时的校正。只要将开关置于手动位置。可分别对秒、分、时进行连续脉冲输入调整。 5.整点报时。整点报时电路要求在每个整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。时间安排：指导教师签名：年月日系主任（或责任教师）签名：年月日

索引摘要 (4) Abstract (4) 1系统原理框图 (6) 2方案设计与论证 (7) 2.1时间脉冲产生电路 (7) 2.2分频器电路 (10) 2.3时间计数器电路 (11) 2.4译码驱动及显示单元电路 (12) 2.5校时电路 (13) 2.6报时电路 (14) 3单元电路的设计 (15) 3.1时间脉冲产生电路的设计 (15) 3.2计数电路的设计 (16) 3.2.1 60进制计数器的设计 (16) 3.2.2 24进制计数器的设计 (16) 3.3 译码及驱动显示电路 (17) 3.4 校时电路的设计 (18)

3.5 报时电路 (19) 3.6电路总图 (21) 4仿真结果及分析 (22) 4.1时钟结果仿真 (22) 4.2 秒钟个位时序图 (22) 4.3报时电路时序图 (23) 4.4测试结果分析 (23) 5心得与体会 (24) 6参考文献 (24) 附录1原件清单 (26) 附录2部分芯片引脚图与功能表 (27)

数字钟的设计与仿真

目录摘要 (3) 前言 (4) 第一章理论分析 1.1 设计方案 (5) 1.2 设计目的 (5) 1.3 设计指标 (6) 1.4 工作原理及其组成框图 (6) 第二章系统设计 2.1 多谐振荡器 (8) 2.2 计数器 (10) 2.3 六十进制电路 (12) 2.4 译码与LED显示器 (13) 2.5 校时电路 (14) 2.6 电子时钟原理图 (15) 2.7 仿真与检测 (16) 2.8 部分元器件芯片结构图 (18) 2.9 误差分析 (19) 第三章小结心得体会 (20) 致谢 (21) 参考文献 (22)

摘要时钟，自从它发明的那天起，就成为人类的朋友，但随着时间的推移，科学技术的不断发展，人们对时间计量的精度要求越来越高，应用越来越广。怎样让时钟更好的为人民服务，怎样让我们的老朋友焕发青春呢？这就要求人们不断设计出新型时钟。在这次的毕业设计中,针对一系列问题,设计了如下电子钟。本系统由555多谐振荡器，分频器，计数器，译码器，LED显示器和校时电路组成，采用了CMOS系列（双列直插式）中小规模集成芯片。总体方案手机由主题电路和扩展电路两大分组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能，进行了各单元设计，总体调试。关键词：555多谐振荡器;分频器；计数器；译码器；LED显示器

前言 20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。数字钟已成为人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，因此在许多电子设备中被广泛使用。电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。本次设计以数字电子为主，分别对1S时钟信号源、秒计时显示、分计时显示、小时计时显示、整点报时及校时电路进行设计，然后将它们组合，来完成时、分、秒的显示并且有走时校准的功能。并通过本次设计加深对数字电子技术的理解以及更熟练使用计数器、触发器和各种逻辑门电路的能力。电路主要使用集成计数器，例如CD4060、CD4518，译码集成电路，例如CD4511，LED数码管及各种门电路和基本的触发器等，电路使用5号电池共电，很适合在日常生活中使用。

多功能数字时钟毕业设计

多功能数字时钟设计

数字电子时钟毕业设计

使用Quartus进行多功能数字钟设计

基于FPGA的数字时钟设计毕业设计论文

多功能数字钟的VHDL设计

多功能数字电子钟的设计

数字时钟的毕业设计

多功能数字钟电路设计

毕业设计论文_单片机电子时钟的设计

多功能数字钟设计

多功能数字钟的设计与实现

多功能数字钟电路设计

数字电子钟设计毕业论文

多功能数字钟(课程设计版)

数字钟的设计与仿真

推荐-基于多功能数字钟的课程设计报告 精品

推荐-基于多功能数字钟的课程设计报告精品