计算机组成原理习题——带答案

第四章

1．一个容量为16K×32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？

1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位

地址线和数据线的总和= 14 + 32 = 46根；选择不同的芯片时，各需要的片数为：1K×4：（16K×32）/ （1K×4）= 16×8 = 128片2K×8：（16K×32）/ （2K×8）= 8× 4 = 32片4K×4：（16K×32）/ （4K×4）= 4×8 = 32片16K×1：（16K×32）/ （16K×1）= 1×32 = 32片4K×8：（16K×32）/ （4K×8）= 4× 4 = 16片8K×8：（16K×32） / （8K×8） = 2×4 = 8片

2．现有1024×1的存储芯片，若用它组成容量为16K×8的存储器。试求：（1）实现该存储器所需的芯片数量？

（2）若将这些芯片分装在若干块板上，每块板的容量为4K×8位，该存储器所需的地址线总位数是多少？其中几位用于选板？几位用于选片？几位用做片内地址？

16K×8=2^14×8,地址线为14根.4K×8容量的板,共需要4块板子.则14根地址线的最高2位用于板选（00～11,第1块板子～第4块板子）,4K*8位＝2^12*8位＝12*1K*8位,也就是在每块板子内需要4*8个芯片,而每8个芯片组成8位,也就是位扩展.也就是说需要4组,则除了最高2位,剩余的12位中,有2位用于片选（00～11,第一组～第4组）.也就是：2位用于板选,2位用于片选,剩余的10位用于片内地址选择.

3．已知某计算机字长8位，现采用半导体存储器作主存，其地址线为16位，若使用1K×4的SRAM芯片组成该机所允许的最大主存空间，并采用存储模块结构形式。

（1）若每块模板容量为4K×8位，共需多少块存储模板？

（2）画出一个模板内各芯片的连接逻辑图。

解：（1）根据题干可知存储器容量为64KB，故共需16块存储模板。

4．某半导体存储器容量16K×8位，可选SRAM芯片的容量为4K×4位；地址总线A15~A0（低），双向数据总线D7~D0（低），由R/W——线控制读/写。设计并画出该存储器的逻辑图，并注明地址分配、片选逻辑及片选信号的极性。

5．现有如下存储芯片：2K×1位的ROM、4K×1位的RAM、8K×1位的ROM。若用它们组成容量为16KB的存储器，前4KB为ROM，后12KB为RAM，CPU 的地址总线16位。

（1）各种存储芯片分别用多少片？

（2）正确选用译码器及门电路，并画出相应的逻辑结构图。

（3）指出有无地址重叠现象。

解：（1）需要用2K×1的ROM芯片16片，4K×1的RAM芯片24片。不能使用8K×1的ROM芯片，因为它大于ROM应有的空间。

（3）有重叠现象，因为地址线A15、A14没有参加译码。

6．用容量为16K×1位的DRAM芯片构成64KB的存储器。

（1）画出该存储器的结构框图。

（2）设存储器的读/写周期均为0.5μs，CPU在1μs内至少要访存一次，试问采用哪种刷新方式比较合理？相邻两行之间的刷新间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？

解：（2）由于存储器芯片规格为16K×1，所以其芯片内部的存储矩阵是128×128的存储矩阵。若采用集中刷新方式，则死区为0.5×128=64微秒，而CPU 1微秒至少访存一次，长达64微秒的死区显然不合理；若采用分散刷新方式，则需要将系统存取周期增至1微秒，降低了整机速度，且刷新过于频繁。所以应该

采用异步刷新方式，假设允许的最大刷新间隔是2ms，则相邻两行刷新间隔为2ms/128=15.625微秒，全部存储单元刷新一遍实际时间0.5×128=64微秒。

7．某半导体存储器容量15KB ，其中固化区8KB，可选EPROM芯片为4K×8 ；可随机读/写区7KB，可选SRAM芯片有：4K×4位、2K×4位、1K×4位。地址总线A15～A0（A0为最低位），双向数据总线D7～D0（D0为最低位），R/W控制读/写，MREQ为低电平时允许存储器工作信号。请设计并画出该存储器逻辑图，注明地址分配、片选逻辑、片选信号极性等。

8．某机地址总线16位A15～A0（A0为最低位），访存空间64KB。外围设备与主存统一编址，I/O空间占用FC00～FFFFH。现用2164芯片（64K×1）构成主存储器，请设计并画出该存储器逻辑图，并画出芯片地址线、数据线与总线的连接逻辑以及行选信号与列选信号的逻辑式，使访问I/O时不访问主存。动态刷新逻辑可以暂不考虑。

9．设某机主存容量为4MB，Cache容量为16KB，每块包含8个字，每字32位，设计一个四路组相联映像（即Cache每组内共有四个块）的Cache组织，要求：（1）画出主存地址字段中各段的位数。

（2）设Cache的初态为空，CPU依次从主存第0、1、2、…、99号单元读出100个字（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？（3）若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度提高多少倍？

第八章

1．分别用RZ、NRZ、NRZ-1、PE、FM、MFM和M2FM制记录方式记录下述数据序列，画出写电流波形。

（1）1101101110110

（2）1010110011000

2．若对磁介质存储器写入数据序列10011，请画出不归零-１制、调相制、调频制、改进的调频制等记录方式的写电流波形。

3．某磁盘组有六片磁盘，每片可有两个记录面，存储区域内径为22cm，外径为33cm，道密度40道/厘米，位密度400b/cm，转速2400r/min。试问：

（1）共有多少个存储面可用？

（2）共有多少个圆柱面？

（3）整个磁盘组的总存储容量有多少？

（4）数据传送率是多少？

（5）如果某文件长度超过一个磁道的容量，应将它记录在同一存储面上还是记录在同一圆柱面上？为什么？

（6）如果采用定长信息块记录格式，直接寻址的最小单位是什么？寻址命令中

如何表示磁盘地址？

(1)6×2－2＝10（面）

有10个存储面可用，因为最上和最下两个面不能用。

(2)有效存储区域=16.5-11=5.5(cm)

因为道密度=40道/cm，所以40×5.5=220道，即220个圆柱面

(3)内层磁道周长为2πR=2×3.14×11=69.08(cm)

每道信息量=400位/cm×69.08cm=27632位=3454B

每面信息量=3454B×220=759880B

盘组总容量=759880B×10=7598800B

(4)磁盘数据传输率Dr=rN, N为每条磁道容量，N=3454B,r为磁盘转速，

r=2400转/60秒=40转/秒

Dr=rN=40×3454B=13816B/s

(5)应记录在同一个柱面上

4．某磁盘存储器的转速为3000r/min，共有4个盘面，5道/毫米，每道记录信息12288B，最小磁道直径为230mm，共有275道。试问：

（1）该磁盘存储器的存储容量是多少？

（2）最高位密度和最低位密度是多少？

（3）磁盘的数据传送率是多少？

（4）平均等待时间是多少？

5．某磁盘组有效盘面20个，每个盘面上有800个磁道。每个磁道上的有效记忆容量为13000B，块间隔235B，旋转速度3000r/min。试问：

（1）在该磁盘存储器中，若以1000B为一个记录，这样，一个磁道能存放10个记录。若要存放12万个记录，需要多少个圆柱面（一个记录不允许跨越多个磁道）？

（2）这个磁盘存储器的平均等待时间是多少？

（3）数据传送率是多少?

6．某磁盘格式化为24个扇区和20条磁道。该盘能按需要选择顺时针或逆时针旋转，旋转一圈的时间为360ms，读一块数据的时间为1ms。该片上有3个文件：文件A从磁道6、扇区1开始占有2块；文件B从磁道2、扇区5开始占有5块；文件C从磁道5、扇区3开始占有3块。

试问：该磁盘的平均等待时间为多少？平均寻道时间是多少？若磁头移动和磁盘转动不同时进行，且磁头的初始位置在磁道0、扇区0，按顺序C、B、A读出上述3个文件，总的时间是多少？在相同的初始位置情况下，读出上述3个文件的最短时间是多少？此时文件的读出次序应当怎样排列？

第九章

1．什么是中断向量？中断向量如何形成？向量中断和非向量中断有何差异？

2．假设有1、2两个设备，其优先级为设备1>设备2，若它们同时提出中断请求，试说明中断处理过程，画出其中断处理过程示意图，并标出断点。

3．现有A、B、C、D共4个中断源，其优先级由高向低按A、B、C、D顺序排列。若中断服务程序的执行时间为20μs，请根据下图（图1）所示时间轴给出的中断源请求中断的时刻，画出CPU执行程序的轨迹。

图1 中断请求时间轴

4．设某机有5级中断：L0、L1、L2、L3、L4，其中断响应优先次序为：L0最高、L1次之、……、L4最低。现在要求将中断处理次序改为L1→L3→L0→L4→L2，试问：

（1）各级中断服务程序中的各中断屏蔽码应如何设置（设每级对应一位，当该位为“0” ，表示中断允许；当该位为“1” ，表示中断屏蔽）？

（2）若这5级同时都发出中断请求，试画出进入各级中断处理过程示意图。

5．实现多重中断应具备何种条件？如有A、B、C、D共4级中断，A的优先级最高，B次之，……，D最低。如在程序执行过程中，C和D同时申请中断，该先响应哪级中断？如正在处理该中断时，A、B又同时有中断请求，试画出该多级中断处理的流程来。

6．简述DMA传送的工作过程。

计算机组成原理样题(无答案)

计算机组成原理往年样题 一、选择题（共15分，每空1分） 1. 计算机中有关ALU的描述，_ _是正确的。 A．只做算术运算，不做逻辑运算 B．只做加法 C．能存放运算结果 D．以上答案都不对 2. 某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线的数目分别为_ ____。 A．64，16 B. 16，64 C. 64，8 D. 16，16 3. 将变址寄存器的内容与指令地址码给出的位移量之和作为操作数地址或转移地址的 寻址方式称为__ ____寻址。 A．寄存器间接 B．变址 C．基址 D．相对 4. 主存贮器和CPU之间增加cache的目的是__ ___。 A. 解决CPU和主存之间的速度匹配问题 B. 扩大主存贮器容量 C. 扩大CPU中通用寄存器的数量 D. 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量 5. 存储字长是指____。 A. 存放在一个存储单元中的二进制代码组合 B. 存放在一个存储单元中的二进制代码位数 C. 存储单元的个数 D. 机器指令的位数 6. 寄存器间接寻址方式中，操作数处在____。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 7. 微程序控制器中，机器指令与微指令的关系是____。 A. 每一条机器指令由一条微指令来执行 B. 每一条机器指令由一段微指令编写的微程序来解释执行 C. 每一条机器指令组成的程序可由一条微指令来执行 D. 一条微指令由若干条机器指令组成 8. 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校验的字符码是_ ____。

A．11001011 B.11010110 C.11000001 D.11001001 9. 若用GB作计算机主存容量的计量单位，1GB等于_ ____字节。 A．210 B．220 C．230 D．240 10. DRAM与SRAM相比，_ ____特点是不正确的。 A．集成度高 B．成本低 C．速度快 D．需要刷新 11. 微指令编译法中，控制字段每位代表一个微命令时，采用的是。 A．直接控制法 B. 字段直接编译法 C. 字段间接编译法 D. 常数源字段 12. 有关cache存储器的叙述是错误的。 A. 它介于CPU与主存之间 B. 它保存的字块是主存相应字块的一个副本 C.它的每一块要有一个标记指明其映像的主存块号 D.它的全部管理通过硬、软件系统实现 13. 有关流水线的叙述中，不正确的是。 A．流水线计算机中，一条指令执行过程分成时间上大致相等的几个阶段 B．同一条指令的不同阶段由计算机不同的部件同时执行着 C. 流水线的级数就等于指令所分的阶段数 D. 不同指令的不同阶段由计算机不同的部件重叠执行着 14. 与水平微指令相比，下面属于垂直微指令特点的是。 A．并行操作能力强 B. 只完成一、两个微操作 C. 用户难以掌握 D. 微指令字长较长，微程序短 15. 按连接部件不同划分，__ ____是指CPU、主存、I/O设备各大部件之间的信息传输 线。 A. 片内总线 B. 系统总线 C. 通信总线 D. 测控总线 二、选择题（共20分，每小题1分） 1. 将下列不同进制数等式填写完整。 (1011.1)2=( )10，(21.8)16 =( )10 ，(11.25)10=( )16, (23/32)10=( )2，(23.75)10 =( )2 2. 设计算机字长8位，请正确填写下列等式。 X=-15/128，[X]补= （定点小数），[X]反=00110110 [X]移=

计算机组成原理期末试题

第一章计算机系统概论 计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU（中央处理器）。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。 计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 习题：4冯·诺依曼型计算机的主要设计思想是什么？它包括那些主要组成部分？ 主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备 5什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序 第二章运算方法和运算器 按 对阶操作。

直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章 内部存储器 CPU 能直接访问内存（cache 、主 存） 双端口存储器和多模块交叉存储器属于并行存储器结构。 cache 是一种高速缓冲存储器，是为了解决CPU 和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache 体系，指令cache 与数据cache 分设体 系。要求cache 的命中率接近于1 适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。 习题： 1设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K ×8位SRAM 芯片组成，需要多少片； （3）需要多少位地址做芯片选择？ (1)字节M 4832*220= (2)片84*28 *51232*1024==K K (3)1位地址作芯片选择 2 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问： （1） 若每个内存条16M ×64位，共需几个内存条？ （2）每个内存条共有多少DRAM 芯片？ （3）主存共需多少DRAM 芯片？CPU 如何选

计算机组成原理考试题库

计算机原理考试题库 一、选择题 1、电子计算机的算术/逻辑单元、控制单元及主存储器合称为C。 A、CPU B、ALU C、主机 D、UP 2、用以指定待执行指令所在地址的是C。 A、指令寄存器 B、数据计数器 C、程序计数器 D、累加器 3、完整的计算机系统应包括D。 A、运算器、存储器、控制器 B、外部设备和主机 C、主机和实用程序 D、配套的硬件设备和软件系统 4、计算机存储数据的基本单位为A。 A、比特Bit B、字节Byte C、字组Word D、以上都不对 5、计算机中有关ALU的描述，D是正确的。 A、只做算术运算，不做逻辑运算 B、只做加法 C、能存放运算结果 D、以上答案都不对 6、计算机系统中的存储系统是指D。 A、RAM存储器 B、ROM存储器 C、主存 D、主存和辅存 7、下列语句中是C正确的。 A、1KB＝1024 1024B B、1KB＝1024MB C、1MB＝1024 1024B D、1MB＝1024B 8、用以指定待执行指令所在地址的是C。 A、指令寄存器 B、数据计数器 C、程序计数器 D、累加器 9、计算机系统中的存储系统是指D。 A、RAM存储器 B、ROM存储器 C、主存 D、主存和辅存 10、电子计算机的算术/逻辑单元、控制单元及主存储器合称为C。 A、CPU B、ALU C、主机 D、UP 11、计算机中有关ALU的描述，D是正确的。 A、只做算术运算，不做逻辑运算 B、只做加法 C、能存放运算结果 D、以上答案都不对 12、下列D属于应用软件。 A、操作系统 B、编译程序 C、连接程序 D、文本处理 13、下列语句中是C正确的。 A、1KB＝1024 1024B B、1KB＝1024MB C、1MB＝1024 1024B D、1MB＝1024B 14、计算机系统中的存储系统是指D。 A、RAM存储器 B、ROM存储器 C、主存 D、主存和辅存 15、下列D属于应用软件。 A、操作系统 B、编译程序 C、连接程序 D、文本处理 16、存放欲执行指令的寄存器是D。 A、MAE B、PC C、MDR D、IR 17、用以指定待执行指令所在地址的是C。

计算机组成原理试题及答案

A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。

电大【计算机组成原理】期末考试答案复习资料小抄

《计算机组成原理》期末复习资料一复习资料及试题汇编 一数据表示运算和运算器部件 1将十进制数107128和-52化成二进制数再写出各自的原码反码补码表示符号位和数值位共8位 解 107128 6BH80H 1101011B10000000B 01101011 –52 -34H –110100 原码 01101011 10110100 反码 01101011 11001011 补码 01101011 11001100 2判断下面的二元码的编码系统是有权还是无权码写出判断的推导过程 十进制数二元码的编码 0 0000 1 0111 2 0110 3 0101 4 0100 5 1011 6 1010 7 1001 8 1000

9 1111 解设4位二元吗每位分别为ABCD且假定其为有权码则 从4的编码0100可求得B的位权为4从8的编码1000可求得A的位权为8 从7的编码1001可求得D的位权为-1从6的编码1010可求得C的位权为-2 再用ABCD的位权分别为84-2-1来验证112359的编码值结果均正确所以该编码系统为有权码 3说明海明码纠错的实现原理为能发现并改正一位也能发现二位错校验位和数据位在位数上应满足什么关系 解 1 海明码是对多个数据位使用多个校验位的一种检错纠错编码方案它是对每个校验位采用偶校验规则计算校验位的值通过把每个数据位分配到几个不同的校验位的计算中去若任何一个数据位出错必将引起相关的几个校验位的值发生变化这样也就可以通过检查这些校验位取值的不同情况不仅可以发现是否出错还可以发现是哪一位出错从而提供了纠错检错的可能 2 设数据位为k校验位为r则应满足的关系是2r-1 kr 4什么叫二-十进制编码什么叫有权码和无权码够举出有权无权码的例子解 1 二-十进制编码通常是指用4位二进制码表示一位十进制数的编码方案 2 有权码是指4位二进制码中每一位都有确定的位权4位的位权之和代表该十进制的数值例如8421码从高到低4位二进制码的位权分别为8421无权码则相反4位二进制码中每一位都没有确定的位权只能用4位的总的状态组合关系来

计算机组成原理试题及答案

2. （2000）10化成十六进制数是______。 A．（7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）16 3. 下列数中最大的数是______。 A．（10011001）2 B.（227）8 C.（98）16 D.（152）10 4. ______表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是______。 A. BCD码 B. 16进制 C. 格雷码 D. ASCⅡ码 6. 下列有关运算器的描述中，______是正确的。 A.只做算术运算，不做逻辑运算 B. 只做加法 C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算 7. EPROM是指______。 A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 8. Intel80486是32位微处理器，Pentium是______位微处理器。 Ａ．１６Ｂ．３２Ｃ．４８Ｄ．６４ ９. 设［X］补=1.x1x2x3x4,当满足______时，X > -1/2成立。 Ａ．x1必须为1，x2x3x4至少有一个为1 Ｂ．x1必须为1，x2x3x4任意 Ｃ．x1必须为0，x2x3x4至少有一个为1 Ｄ．x1必须为0，x2x3x4任意 10. CPU主要包括______。 A.控制器 B.控制器、运算器、cache C.运算器和主存 D.控制器、ALU和主存 11. 信息只用一条传输线，且采用脉冲传输的方式称为______。 A.串行传输 B.并行传输 C.并串行传输 D.分时传输 12. 以下四种类型指令中，执行时间最长的是______。 A. RR型 B. RS型 C. SS型 D.程序控制指令 13. 下列______属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D.文本处理 14. 在主存和CPU之间增加cache存储器的目的是______。 A. 增加内存容量 B. 提高内存可靠性 C. 解决CPU和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度 15. 某单片机的系统程序，不允许用户在执行时改变，则可以选用______作为存储芯片。 A. SRAM B. 闪速存储器 C. cache D.辅助存储器 16. 设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为______。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为______。 1

计算机组成原理期末考试试题及答案

计算机组成原理期末考试试题及答案 文稿归稿存档编号：[KKUY-KKIO69-OTM243-OLUI129-G00I-FDQS58-

计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．______可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指______。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用______，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第______种说法是正确的。

A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相 同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是______。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是______。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对。 9．一个节拍信号的宽度是指______。 A．指令周期； B．机器周期； C．时钟周期； D．存储周期。 10．将微程序存储在EPROM中的控制器是______控制器。 A．静态微程序； B．毫微程序； C．动态微程序； D．微程序。 11．隐指令是指______。 A．操作数隐含在操作码中的指令； B．在一个机器周期里完成全部操作的指令； C．指令系统中已有的指令；

计算机组成原理试题及答案

二、填空题 1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。P23 2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。P17 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。P86 4 衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。P185 5 在计算机术语中，将ALU控制器和（）存储器合在一起称为（）。 6 数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。P19-P21 7 广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P67 8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。P67 9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P112 10 CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。 11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示

的整数范围是（-2的31次方到2的31次方减1 ）。P20 12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（+［1+（1-2 ）］×2 ）。 13 浮点加、减法运算的步骤是（0操作处理）、（比较阶码大小并完成对阶）、（尾数进行加或减运算）、（结果规格化并进行舍入处理）、（溢出处理）。P54 14 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（14）条。64×1024KB=2048KB(寻址范32围)=2048×8(化为字的形式)=214 15一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（9）位，组地址应为（5）位，Cache地址共（13）位。 16 CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。P131 17 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13 18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19 19一个定点数由符号位和数值域两部分组成。按小数点位置不同，

电大计算机组成原理试题及答案参考

电大计算机组成原理试题及答案参考小抄 组成1 一、选择题（每小题选出一个最合适的答案，每小题2分，共20分） 1、若十进制数为37.25，则相应的二进制数是（）。 （A）100110.01 （B）110101.01 （C）100101.1 （D）100101.01 2、若[x]反=1.1011，则x= （A）-0.0101 （B）-0.0100 （C）0.1011 （D）-0.1011 3、某机器字长16位，含一位数符，用补码表示，则定点小数所能表示的最小正数是（）。 （A）2-15 （B）216 （C）2-1 （D）1-2-15 4、若采用双符号位补码运算，运算结果的符号位为10，则（）。 （A）产生了负溢出（下溢）（B）产生了正溢出（上溢） （C）运算结果正确，为负数（D）运算结果正确，为正数 5、在用比较法进行补码一位乘法时，若相邻两位乘数yiyi+1为01时，完成的操作是（）。 （A）无（B）原部分积+[X]补，右移一位 （C）原部分积+[-X]补，右移一位（D）原部分积+[Y]补，右移一位 6、堆栈指针SP的内容是（）。 （A）栈顶地址（B）栈底地址（C）栈顶内容（D）栈底内容 7、在寄存器间接寻址方式中，操作数是从（）。 （A）主存储器中读出（B）寄存器中读出 （C）磁盘中读出（D）CPU中读出 8、在微程序控制器中，一条机器指令的功能通常由（）。 （A）一条微指令实现（B）一段微程序实现 （C）一个指令码实现（D）一个条件码实现 9、在串行传输时，被传输的数据（） （A）在发送设备和接受设备中都是进行串行到并行的变换 （B）在发送设备和接受设备中都是进行并行到串行的变换 （C）发送设备进行串行到并行的变换，在接受设备中都是进行并行到串行的变换 （D）发送设备进行并行到串行的变换，在接受设备中都是进行串行到并行的变换 10、系统总线是指（）。 （A）运算器、控制器和寄存器之间的信息传送线 （B）运算器、寄存器和主存之间的信息传送线 （C）运算器、寄存器和外围设备之间的信息传送线 （D）CPU、主存和外围设备之间的信息传送线 二、名词解释（每小题4分，共20分） 1．全相联映像 2．指令系统 3．指令周期、CPU周期 4．向量中断 5．微指令 三、改错题（在下列各小题的表述中均有错误，请改正。每小题3分，共12分） 1、在中央处理器中，运算器可以向控制器发出命令进行运算操作。 2、在单处理机总线中，相对CPU而言，地址线和数据线一般都为双向信号线 3、多重中断方式，是指CPU同时处理多个中断请求 4、在“半互锁”异步通信方式中，“请求”信号的撤消取决于“回答”信号的来到，而“请求”信号的撤消又导致“回答”信号的撤消

计算机组成原理样卷及参考答案

题号一二三四合计 分数 阅卷人 一、单选题（每题2分，共30分） 1 冯.诺依曼计算机结构的核心思想是：_____ 。 A 二进制运算 B 有存储信息的功能C运算速度快 D 存储程序控制 2 计算机硬件能够直接执行的只有_____ 。 A 机器语言 B 汇编语言 C 机器语言和汇编语言 D 各种高级语言 3 零的原码可以用哪个代码来表示：_____ 。 A 11111111 B 10000000 C 01111111 D 1100000 4 某数在计算机中用8421码表示为0111 1000 1001 ，其真值为_____。 A 789 B 789H C 1929 D 11110001001B 5目前在小型和微型计算机里最普遍采用的字符编码是_____。 A BCD码 B 十六进制代码 C AS CⅠⅠ码 D海明码

6 当-1＜x＜0时，【x】原=：______。 A 1-x B x C 2+x D (2-2-n) -︱x ︳ 7 执行一条一地址的加法指令需要访问主存______次。 A 1 B 2 C 3 D 4 8 在寄存器间接寻址中，操作数应在______中。 A 寄存器 B 堆栈栈顶 C 累加器 D 主存单元 9 在串行进位的并行加法器中，影响加法器运算速度的关键因素是：______。 A 门电路的级延迟 B 元器件速度C进位传递延迟 D 各位加法器速度的不同 10 运算器虽由许多部件组成，但核心部件是______。 A 算术逻辑运算单元 B 多路开关 C 数据总线D累加寄存器 11在浮点数编码表示中______在机器中不出现，是隐含的。 A. 阶码 B.符号 C 尾数 D 基数

计算机组成原理期末试题

1.刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为1024*768，颜色深度24位，帧频（刷新速度）为72Hz,求： 1）刷新存储器的容量是多少 2）刷新存储器的带宽是多少 1）刷新存储器的容量= 1024*768 * 24bit= 2）帧频（刷新速度）为72Hz指的是：每秒钟读72次， 所以，刷新存储器的带宽=1024*768 * 24bit *72 次/秒=162MB/s 2.试推导磁盘存储器读写一块信息所需要的总时间 读写一块总时间TB=平均找道时间Ts+平均等待时间Tw +读写传输时间Tt 读写一块总时间TB=平均找道时间+平均等待时间+读写传输时间=Ts+Tw+Tt 1）Tw 设磁盘每秒r转，每条磁道N个字，则数据传输率=rN个字/秒 转一周的时间=1/r,所以 Tw =1/2*(1/r)=1/(2r) 2）Tt 又设每块的字数是n,一旦读写头定位在该块，则Tt≈n/(rN)秒 所以TB=Ts+ 1/(2r)+ n/(rN) 秒 3.采用串行接口进行7位ASCII码传送，带有一位奇偶校验位、一位起始位和一位停止位，当波特9600波特时，字符传送率是 9600波特=9600bit/秒 =9600 bit*(1字符/10bit)/秒 =960字符/秒 4．某总线在一个总线周期中并行传送8个字节的信息，设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz,求总线带宽 Dr=8字节/T秒=8*70*10^6≈420MB/秒 5.某机器CPU中有16个寄存器，运行某中断处理程序时，仅用到其中的2个寄存器，请问响应中断而进入该中断处理程序时是否将通用寄存器内容保存到主存中去需保存几个寄存器 要将通用寄存器内容保存到主存中去。 只要保存中断处理程序用到的那2个寄存器的内容。 1.已知cache的存储周期是40ns,主存存储周期200ns, cache/主存系统平均50ns,求cache的命中率访问n个字，设命中率为H cache/主存系统的平均访问时间 =命中cache的时间+不命中cache的主存访问时间 =H*Tc+(1-H)*Tm =H*40+(1-H)*200 =50

计算机组成原理试题库(含答案)

计算机组成原理试题 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。） 1.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 2.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C）。 A．64K B．32KB C．32K D．16KB 3.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C）。 A.21 B.17 C.19 D.20 4.指令系统中采用不同寻址方式的目的主要是(C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度

5.寄存器间接寻址方式中，操作数处在(B)。 A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈 6.RISC是(A)的简称。 A.精简指令系统计算机 B.大规模集成电路 C.复杂指令计算机 D.超大规模集成电路 7．CPU响应中断的时间是_C_____。 A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。8．常用的虚拟存储器寻址系统由____A__两级存储器组成。 A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。 9．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作__A____。 A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。10．浮点数的表示范围和精度取决于__C____。 A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数；

计算机组成原理练习题-答案

一、填空题 1．对存储器的要求是速度快，_容量大_____，_价位低_____。为了解决这方面的矛盾，计算机采用多级存储体系结构。 2．指令系统是表征一台计算机__性能__的重要因素，它的____格式__和___功能___不仅直接影响到机器的硬件结构而且也影响到系统软件。 3．CPU中至少有如下六类寄存器__指令____寄存器，__程序_计数器，_地址__寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。 4．完成一条指令一般分为取指周期和执行周期，前者完成取指令和分析指令操作，后者完成执行指令操作。 5．常见的数据传送类指令的功能可实现寄存器和寄存器之间，或寄存器和存储器之间的数据传送。 6．微指令格式可分为垂直型和水平型两类，其中垂直型微指令用较长的微程序结构换取较短的微指令结构。 7．对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中 8．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2^127(1-2^－23) ，最小正数为 2^－129 ，最大负数为 2^－128(-2^－1-2^－23) ，最小负数为 -2^127 。 9．某小数定点机，字长8位（含1位符号位），当机器数分别采用原码、补码和反码时，其对应的真值范围分别是 -127/128 ～+127/128 -1 ～+127/128 -127/128 ～+127/128 （均用十进制表示）。 10．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问主存、周期挪用和DMA和CPU交替访问主存。 11．设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。 12．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为，最小正数为，最大负数为，最小负数为。 13．一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段。 14．CPU采用同步控制方式时，控制器使用机器周期和节拍组成的多极时序系统。

计算机组成原理小抄西邮版

数字计算机主要组成部分： ? 1.运算器 ? 2.存储器 ? 3.控制器 ? 4.适配器与输入输出设备 控制器的基本任务，就是按照计算程序所排的指令序列，先从存储器取出一条指令放到控制器中，对该指令的操作码由译码器进行分析判别，然后根据指令性质，执行这条指令，进行相应的操作。接着从存储器取出第二条指令，在执行这第二条指令。每取出一条指令，控制器中的指令计数器就加1，从而为取下一条指令做好准备，这也就是指令为什么在存储器中顺序存放的原因。 指令和数据统统放在内存中，从形式上看它们都是二进制数码。一般来讲，在取指周期中从内存读出的信息是指令流，它流向控制器；而执行周期中从内存读出的信息流是数据流，它由内存流向运算器。 计算机软件一般分为两大类：一类叫系统程序，一类叫应用程序 浮点加减运算的操作过程大体分为四步： (1) 0 操作数检查 浮点加减运算过程比定点运算过程复杂。如果判知两个操作数ｘ或ｙ中有一个数为0，即可得知运算结果而没有必要再进行后续的一系列操作以节省运算时间。 (2) 比较阶码大小并完成对阶 两浮点数进行加减，首先要看两数的阶码是否相同。若二数阶码相同表示小数点是对齐的，可以进行尾数的加减运算；若二数阶码不同表示小数点位置没有对齐，此时必须使二数阶码相同这个过程叫作对阶。在对阶时总是使小阶向大阶看齐，即小阶的尾数向右移位(相当于小数点左移) ，每右移一位其阶码加1，直到阶码相等 (3) 尾数求和运算 对阶结束后，即可进行尾数的求和运算。不论加法运算还是减法运算，都按加法进行操作，其方法与定点加减法运算完全一样。 (4) 结果规格化 在浮点加减运算时，尾数求和的结果也可以得到01.ф…ф或10.ф…ф，即两符号位不等，这在定点加减法运算中称为溢出，是不允许的。但在浮点运算中,它表明尾数求和结果的绝对值大于1，向左破坏了规格化。此时将运算结果右移以实现规格化表示称为向右规格化。规则是：尾数右移1位阶码加1。当尾数不是1.M时需向左规格化。 (5) 舍入处理 在对阶或向右规格化时尾数要向右移位，这样被右移的尾数的低位部分会被丢掉，从而造成一定误差，因此要进行舍入处理。简单的舍入方法有两种：一种是"0舍1入"法。另一种是"恒置一"法。 在IEEE754标准中，舍入处理提供四种可选方法： 就近舍入其实质就是通常所说的“四舍五入”。 朝0舍入即朝数轴原点方向舍入，就是简单的截尾。这种方法容易导致误差积累。 朝＋∞舍入对正数来说,只要多余位不全为0则向最低有效位进1；对负数来说则是简单的截尾。 朝－∞舍入处理方法正好与朝＋∞舍入情况相反。对正数来说，只要多余位不全为0则简单截尾；对负数来说，向最低有效位进1。 SRAM（静态RAM：Static RAM）

计算机组成原理试题(DOC)

计算机组成原理试卷１ 一、选择题（共20分，每题1分） 1．CPU响应中断的时间是_ C _____。 A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。 2．下列说法中___c___是正确的。 A．加法指令的执行周期一定要访存；B．加法指令的执行周期一定不访存； C．指令的地址码给出存储器地址的加法指令，在执行周期一定访存； D．指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。 3．垂直型微指令的特点是___c___。 A．微指令格式垂直表示；B．控制信号经过编码产生； C．采用微操作码；D．采用微指令码。 4．基址寻址方式中，操作数的有效地址是___A___。 A．基址寄存器内容加上形式地址（位移量）；B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址；D．寄存器内容加上形式地址。 5．常用的虚拟存储器寻址系统由____A__两级存储器组成。 A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。 6．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作__A____。 A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。 7．在运算器中不包含___D___。 A．状态寄存器；B．数据总线；C．ALU；D．地址寄存器。 8．计算机操作的最小单位时间是__A____。 A．时钟周期；B．指令周期；C．CPU周期；D．中断周期。 9．用以指定待执行指令所在地址的是_C_____。 A．指令寄存器；B．数据计数器；C．程序计数器；pc D．累加器。 10．下列描述中____B__是正确的。 A．控制器能理解、解释并执行所有的指令及存储结果； B．一台计算机包括输入、输出、控制、存储及算逻运算五个单元； C．所有的数据运算都在CPU的控制器中完成； D．以上答案都正确。 11．总线通信中的同步控制是__B____。 A．只适合于CPU控制的方式；B．由统一时序控制的方式； C．只适合于外围设备控制的方式；D．只适合于主存。 12．一个16K×32位的存储器，其地址线和数据线的总和是B______。14+32=46 A．48；B．46；C．36；D．32。 13．某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是A______。1mb/2b=1024kb/2b=512k A．512K；B．1M；C．512KB；D．1MB。 14．以下__B____是错误的。（输入输出4） A．中断服务程序可以是操作系统模块；B．中断向量就是中断服务程序的入口地址； C．中断向量法可以提高识别中断源的速度； D．软件查询法和硬件法都能找到中断服务程序的入口地址。 15．浮点数的表示范围和精度取决于__C____ 。 A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数； C．阶码的位数和尾数的位数；D．阶码的机器数形式和尾数的机器数形式。

计算机组成原理期中测试题参考答案

计算机组成原理期中测试题参考答案 公司内部档案编码：[OPPTR-OPPT28-OPPTL98-OPPNN08]

五邑大学期中试卷参考答案 学期： 2014 至 2015 学年度 第 1 学期 课程： 计算机组成原理 课程代号： 0800200 使用班级：130801~120802、130803 一、 单项选择题 1. 计算机各组成部件的相互连接方式，从早期以运算器为中心，发展到现在的以 D 为中心。 A ．控制器 B ．运算器 C ．存储器 D ．CPU 2. 下列不同进位计数制的数中，最大的数是 B 。 A ．2 B ．8 C ．10 D ．16 3. 电子计算机技术在半个世纪中虽有很大的进步，但至今其运行仍遵循着一位科学家提出的基本 原理。他就是 D 。 A ．牛顿 B ．爱因斯坦 C ．爱迪生 D ．冯·诺依曼 4. 一个含符号16位的补码机器数的表示范围是（ B ）。 A ．-215-1 ~ +215-1 B ．-215 ~ +215 -1 C ．-216-1 ~ +216-1 D ．-216 ~ +216-1 5. 采用单符号法判定补码加减运算溢出的法则是 C A ．进位是1溢出 B ．进位是0无溢出 C ．符号位与次高位进位状态相同无溢出 D ．符号位与次高位进位状态相异无溢出 6. ___D_____。 A ．未出现错误 B ．最低位出错 C ．出现奇数位错 D ．未出现错误或出现偶数位错 7. 寻址512K ×8 存储器所需最少的地址线（ C ） A ．9 B ．11 C ．19 D ．21 8. 静态RAM 的特点是____C____。 A ．工作时存储内容不变 B ．断电后存储内容不变 C ．不需刷新 D ．不需电源提供电流 9. 主存到cache 的映射不需要替换策略的是（ A ）。

计算机组成原理试题库集及答案

计算机组成原理试题库集及答案

第一章计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解：P3 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 5. 冯?诺依曼计算机的特点是什么？ 解：冯?诺依曼计算机的特点是：P8 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； 指令和数据以同同等地位存放于存储器内，并可以按地址访问； 指令和数据均用二进制表示； 指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置； 指令在存储器中顺序存放，通常自动顺序取出执行； 机器以运算器为中心（原始冯?诺依曼机）。 7. 解释下列概念： 主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。 解：P9-10 主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。 CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。 主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。 存储单元：可存放一个机器字并具有特定存储地址的存储单位。 存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。 存储字：一个存储单元所存二进制代码的逻辑单位。 存储字长：一个存储单元所存二进制代码的位数。 存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。 机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。 指令字长：一条指令的二进制代码位数。 8. 解释下列英文缩写的中文含义：

计算机组成原理典型例题讲解

分析设计计算： 1.CPU结构如图1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 （1）标明图中四个寄存器的名称。 （2）简述指令从主存取到控制器的数据通路。 （3）简述数据在运算器和主存之间进行存/ 取访问的数据通路。 图1 解： （1）a为数据缓冲寄存器DR ，b为指令寄存器IR ，c为主存地址寄存器，d为程序计数器PC。 （2）主存M →缓冲寄存器DR →指令寄存器IR →操作控制器。 （3）存贮器读：M →缓冲寄存器DR →ALU →AC 存贮器写：AC →缓冲寄存器DR →M

2. 某机器中，配有一个ROM芯片，地址空间0000H—3FFFH。现在再用几个16K×8的芯片构成一个32K×8的RAM区域，使其地址空间为8000H—FFFFH。假设此RAM芯片有/CS和/WE信号控制端。CPU地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W，MREQ(存储器请求)，当且仅当MREQ 和R//W同时有效时，CPU才能对有存储器进行读(或写)。 （1）满足已知条件的存储器，画出地址码方案。 （2）画出此CPU与上述ROM芯片和RAM芯片的连接图。 解：存储器地址空间分布如图1所示，分三组，每组16K×8位。 由此可得存储器方案要点如下： （1）用两片16K*8 RAM芯片位进行串联连接，构成32K*8的RAM区域。片内地址：A0——A13，片选地址为：A14——A15； （2）译码使用2 ：4 译码器； （3）用/MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。 （4）CPU的R / /W信号与RAM的/WE端连接，当R // W = 1时存储器执行读操作，当R // W = 0时，存储器执行写操作。如图1 0000 3FFF 8000