组合逻辑电路单元测试题

组合逻辑电路单元测试题

一、选择填空（20分）

1．若在编码器中有50个编码对象，则要求输出二进制代码位数为（ ）位。

A. 5

B. 6

C.10

D. 50

2．一个16选1的数据选择器，其地址（选择控制）输入端有（ ）个。

A. 1

B. 2

C. 4

D. 16 3．一个4选1的数据选择器，其输入端有（ ）个。

A. 1

B. 2

C. 4

D. 8 4．八路数据分配器，其地址输入端有（ ）个。

A. 1

B. 2

C. 3

D. 4

5．一个译码器若有100个译码输出端，则译码输入端有（ ）个。

A. 5

B. 6

C. 7

D. 8

6．用4选1数据选择器实现函数0101A A A A Y +=, 应使( )。

A. D 0=D 2=0， D 1=D 3=1

B. D 0=D 2=1 ，D 1=D 3=0

C. D 0=D 1=0 ，D 2=D 3=1

D. D 0=D 1=0， D 2=D 3=0

7．74LS138是3线-8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出-01234567Y Y Y Y Y Y Y Y 分别应为 。

8．用3线-8线译码器74LS138实现原码输出的8路数据分配器，应S 1= ，=2S ，=3S 。 9．以下电路中，加以适当辅助门电路，( )适于实现单输出组合逻辑电路。

A. 二进制译码器

B. 数据选择器

C. 数值比较器

D. 七段显示译码器 10．组合逻辑电路消除竞争冒险的方法有( )。

A. 修改逻辑设计

B. 在输出端接入滤波电容

C. 后级加缓冲电路

D. 屏蔽输入信号的尖峰干扰 11．在二-十进制译码器中，伪码应做约束项处理( )。

A.对

B.错

12．编码器在任何时刻只能对一个输入信号进行编码( )。

A.对

B.错

13．优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效( )。

A.对

B.错

14．二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路( )。

A.对

B.错

15．数据选择器和数据分配器的功能正好相反，互为逆过程( )。

A.对

B.错

16．编码和译码是互逆的过程( )。

A.对

B.错

17．共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动 。

A.对

B.错

18．图示逻辑电路实现 逻辑功能，电路的输出Q = ；L = 。

A

B

L

G

Q

二、试分析图所示电路的功能。 （10分）

A Z

Y X W

B

三、试用与非门设计一个数据选择电路。S 1、S 0为选择端，A 、B 为数据输入端。选择电路的功能见下表。选择电路可以反变量输入。 （10分）

四、用74138和74151组成图所示16

通道数据传输系统，可将任一输入通道的输入数据

从任一输出通道输出。 （10分）

I 0I I 1Y 0 Y 1

Y 15

输入通道选择

输出通道选择

五、试用输出低电平有效的3线-8线译码器和逻辑门设计一组合电路。该电路输入X ，输出F 均为三位二进制数。二者之间关系如下： （10分）

2≤X ≤5时: F =X +2 X <2时: F =1

X >5时: F =0

六、试说明图所示两个逻辑图的功能是否一样? （10分）

图3-18 译码和数据选择器电路

(b)

(a)

七、用74LS138和74LS151和少量与非门实现组合逻辑电路。当控制变量C 2C 1C 0=000

时：F =0；C 2C 1C 0=001时：F =ABC ；C 2C 1C 0=010时：F=A+B+C ；C 2C 1C 0=011时：F =ABC ；C 2C 1C 0=100时：F =C B A ++；C 2C 1C 0=101时：F =C B A ⊕⊕；C 2C 1C 0=110时：F =AB+AC+BC ；C 2C 1C 0=111时：F =1。 （14分）

74LS138

7

6543210Y Y Y Y Y Y Y Y 3

S 0A 1A 1S 2S 2

A 八、试用74LS283实现8421码的加法运算。（提示：进行 8421码相加时，若和数小于等于9时，无需修正，即 74LS283输出为8421码相加之和。当和数大于等于十 进制数10时，需加6予以修正，加0110 ） （12分） 九、判断下列逻辑函数是否存在竞争-冒险现象。

若有，试消除之。（6分）

C B C A AB Y ++=

A 0CI

CO

B 0

A 1A 2A 3

B 1B 2B 374L S 283

Y 3Y 2Y 1Y 0

A 0B 0

A 1A 2A 3

B 1B 2B 3

数电实验报告 实验二 组合逻辑电路的设计

实验二组合逻辑电路的设计 一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。 二、实验仪器及材料 a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。 三、预习要求及思考题 1．预习要求： 1）所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法. 4）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题 在进行组合逻辑电路设计时，什么是最佳设计方案 四、实验原理 1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是： 1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图； 4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。 五、实验内容 1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值表,如下表2-1。其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。 A i B i C i S i C i+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 10 1 1 1 00 1 1 1 1 1 1 2）由表2-1全加器真值表写出函数表达式。

组合逻辑电路习题解答

自我检测题 1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。 2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。 3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为 2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。 4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。 5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。 6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。 7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。 8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。 9．多位加法器采用超前进位的目的是简化电路结构 × 。 （√，× ） 10．组合逻辑电路中的冒险是由于 引起的。 A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同 11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的 A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲 12．当二输入与非门输入为 变化时，输出可能有竞争冒险。 A ．01→10 B ．00→10 C ．10→11 D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。 A ．011 B ．100 C ．101 D ．010 14．数据分配器和 有着相同的基本电路结构形式。 A ．加法器 B ．编码器 C ．数据选择器 D ．译码器 15．在二进制译码器中，若输入有4位代码，则输出有 个信号。 A ．2 B ．4 C ．8 D ．16 16．比较两位二进制数A=A 1A 0和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是 。 A ． B A F = B ．0101B B A A F ++= ．0011B A B A F ++=

组合逻辑电路的分析

组合逻辑电路的分析（大题）一．目的 由逻辑图得出逻辑功能 二．方法（步骤） 1．列逻辑式： 由逻辑电路图列输出端逻辑表达式； （由输入至输出逐级列出） 2．化简逻辑式： 代数法、卡诺图法； （卡诺图化简步骤保留） 3．列真值表： 根据化简以后的逻辑表达式列出真值表；4．分析逻辑功能(功能说明)： 分析该电路所具有的逻辑功能。 （输出与输入之间的逻辑关系）； （因果关系） （描述函数为1时变量取值组合的规律） 技巧：先用文字描述真值表的规律（即叙述函数值为1时变量组合所有的取值），然后总结归纳电路实现的具体功能。

5．评价电路性能。三．思路总结： 组合逻辑 电路逻辑表达式最简表达式真值表逻辑功能化简 变换 四．注意： 关键：列逻辑表达式； 难点：逻辑功能说明 1、逻辑功能不好归纳时，用文字描述真值表的规律。（描述函数值为1时变量组合所有的取值）。 2、常用的组合逻辑电路。 （1）判奇（偶）电路； （2）一致性（不一致性）判别电路； （3）相等（不等）判别电路； （4）信号有无判别电路； （5）加法器（全加器、半加器）； （6）编码器、优先编码器； （7）译码器； （8）数值比较器； （9）数据选择器； （10）数据分配器。

3、多输出组合逻辑电路判别： 1）2个输出时考虑加法器:2输入半加；3输入全加。 2)4输出时考虑编码器：4输入码型变换；编码器。 五．组合逻辑电路分析实例 例1 电路如图所示，分析电路的逻辑功能。 A B Y 解： （1）写出输出端的逻辑表达式：为了便于分析可将电路自左至右分三级逐级写出Z1、Z2、Z3和Y的逻辑表达式为：

3组合逻辑电路习题解答

3组合逻辑电路习题解答 33 自我检测题 1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。 2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。 3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为 2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 。 4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。 5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。 6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。 7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。 8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。 9．多位加法器采用超前进位的目的是简化电路结构 × 。 （√，× ） 10．组合逻辑电路中的冒险是由于 引起的。 A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同 11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？ A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲 12．当二输入与非门输入为 变化时，输出可能有竞争冒险。 A ．01→10 B ．00→10 C ．10→11 D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。 A ．011 B ．100 C ．101 D ．010 14．数据分配器和 有着相同的基本电路结构形式。 A ．加法器 B ．编码器 C ．数据选择器 D ．译码器 15．在二进制译码器中，若输入有4位代码，则输出有 个信号。 A ．2 B ．4 C ．8 D ．16 16．比较两位二进制数A=A 1A 0和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是 。

实验一组合逻辑电路设计

实验一 组合逻辑电路的设计 一、实验目的： 1、 掌握组合逻辑电路的设计方法。 2、 掌握组合逻辑电路的静态测试方法。 3、 加深FPGA 设计的过程，并比较原理图输入和文本输入的优劣。 4、 理解“毛刺”产生的原因及如何消除其影响。 5、 理解组合逻辑电路的特点。 二、实验的硬件要求： 1、 EDA/SOPC 实验箱。 2、 计算机。 三、实验原理 1、组合逻辑电路的定义 数字逻辑电路可分为两类：组合逻辑电路和时序逻辑电路。组合逻辑电路中不包含记忆单元（触发器、锁存器等），主要由逻辑门电路构成，电路在任何时刻的输出只和当前时刻的输入有关，而与以前的输入无关。时序电路则是指包含了记忆单元的逻辑电路，其输出不仅跟当前电路的输入有关，还和输入信号作用前电路的状态有关。 通常组合逻辑电路可以用图1.1所示结构来描述。其中，X0、X1、…、Xn 为输入信号， L0、L1、…、Lm 为输出信号。输入和输出之间的逻辑函数关系可用式1.1表示： 2、组合逻辑电路的设计方法 组合逻辑电路的设计任务是根据给定的逻辑功能，求出可实现该逻辑功能的最合理组 合电路。理解组合逻辑电路的设计概念应该分两个层次：（1）设计的电路在功能上是完整的，能够满足所有设计要求；（2）考虑到成本和设计复杂度，设计的电路应该是最简单的，设计最优化是设计人员必须努力达到的目标。 在设计组合逻辑电路时，首先需要对实际问题进行逻辑抽象，列出真值表，建立起逻辑模型；然后利用代数法或卡诺图法简化逻辑函数，找到最简或最合理的函数表达式；根据简化的逻辑函数画出逻辑图，并验证电路的功能完整性。设计过程中还应该考虑到一些实际的工程问题，如被选门电路的驱动能力、扇出系数是否足够，信号传递延时是否合乎要求等。组合电路的基本设计步骤可用图1.2来表示。 3、组合逻辑电路的特点及设计时的注意事项 ①组合逻辑电路的输出具有立即性，即输入发生变化时，输出立即变化。（实际电路中 图 1.1 组合逻辑电路框图 L0=F0(X0,X1,···Xn) · · · Lm=F0(X0,X1,···Xn) （1.1） 图 1.2 组合电路设计步骤示意图图

组合逻辑电路练习题和答案

第2章习题 一、单选题 1.若在编码器中有50个编码对象，则输出二进制代码位数至少需要（ B ）位。 A）5 B）6 C）10 D）50 2.一个16选1的数据选择器，其选择控制（地址）输入端有（ C ）个，数据输入端有（ D ）个，输出端有（ A ）个。 A）1 B）2 C）4 D）16 3.一个8选1的数据选择器，当选择控制端S2S1S0的值分别为101时，输出端输出（ D ）的值。 A）1 B）0 C）D4D）D5 4.一个译码器若有100个译码输出端，则译码输入端至少有（ C ）个。 A）5 B）6 C）7 D）8 5.能实现并-串转换的是（ C ）。 A）数值比较器B）译码器C）数据选择器D）数据分配器 6.能实现1位二进制带进位加法运算的是（ B ）。 A）半加器B）全加器C）加法器D）运算器 7.欲设计一个3位无符号数乘法器（即3×3），需要（）位输入及（ D ）位输出信号。A）3，6 B）6，3 C）3，3 D）6，6 8.欲设计一个8位数值比较器，需要（）位数据输入及（ B ）位输出信号。 A）8，3 B）16，3 C）8，8 D）16，16 9. 4位输入的二进制译码器，其输出应有（ A ）位。 A）16 B）8 C）4 D）1 二、判断题 1. 在二——十进制译码器中，未使用的输入编码应做约束项处理。（） 2. 编码器在任何时刻只能对一个输入信号进行编码。（）

3. 优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效。（ ） 4. 编码和译码是互逆的过程。（ ） 5. 共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（ ） 6. 3位二进制编码器是3位输入、8位输出。（ ） 7. 组合逻辑电路的特点是：任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，与电路原来的状态无关。（ ） 8. 半加器与全加器的区别在于半加器无进位输出，而全加器有进位输出。（ ） 9. 串行进位加法器的优点是电路简单、连接方便，而且运算速度快。（ ） 10. 二进制译码器的每一个输出信号就是输入变量的一个最小项。（ ） 11. 竞争冒险是指组合电路中，当输入信号改变时，输出端可能出现的虚假信号。（ ） 三、综合题 1．如图所示逻辑电路是一个什么电路，当A 3～A 0输入0110，B 3～B 0输入1011，Cin 输入1时，Cout 及S 3～S 0分别输出什么 +A 3B 3C in 3C out +++A 2B 2A 1B 1A 0B 0210 答：图中所示电路是4位串行进位全加器电路 C out =1，S 3S 2S 1S 0=0001 2．使用门电路设计一个4选1的数据选择 器，画出逻辑图。 解：4选1数据选择器有4个数据输入 端（D 0D 1D 2D 3），2个选择输入端（S 1S 0），1个 数据输出端（Y ）。真值表如下： D S 1 S 0 Y

数电实验二组合逻辑电路

数电实验二组合逻辑电路 The following text is amended on 12 November 2020.

实验二 组合逻辑电路 一、实验目的 1.掌握组和逻辑电路的功能测试。 2.验证半加器和全加器的逻辑功能。 3.学会二进制数的运算规律。 二、实验仪器及器件 1.仪器：数字电路学习机 2.器件：74LS00 二输入端四与非门 3片 74LS86 二输入端四异或门 1片 74LS54 四组输入与或非门 1片 三、实验内容 1.组合逻辑电路功能测试 (1).用2片74LS00按图连线，为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。 (2).图中A 、B 、C 接电平开关，Y1、Y2接发光管电平显示 (3).按表要求，改变A 、B 、C 的状态，填表并写出Y1、Y2的逻辑表达式。 (4).将运算结果与实验比较。 Y1=A+B ，C B B A Y +=2 2.测试用异或门（74LS86）和与非门组成的半加器的 逻辑功能。 根据半加器的逻辑表达式可知，半加器Y 是A 、B 的 异或，而进位Z 是A 、B 相与，故半加器可用一个集成异 或门和二个与非门组成，如图。 (1).用异或门和与非门接成以上电路。输入A 、B 接 电平开关，输出Y 、Z 接电平显示。 (2).按表要求改变A 、B 状态，填 表。 3.测试全加器的逻辑功能。 (1).写出图电路的逻辑表达式。 (2).根据逻辑表达式列真值表。 (3).根据真值表画逻辑函数SiCi 的卡诺图。 (4).连接电路，测量并填写表各输入 输出 A B C Y1 Y2 0 0 0 0 0 0 0 1 0 1 0 1 1 1 1 1 1 1 1 0 1 1 0 1 0 1 0 0 1 0 1 0 1 1 1 0 1 0 1 1 输入 输出 A B Y Z 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 A i B i C i-1 Y Z X 1 X 2 X 3 S i C i 0 0 0 0 0 1 1 1 0 0 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 1 1 1 0 1 1 0 1

数电实验 组合逻辑电路

实验报告 课程名称： 数字电子技术实验 指导老师： 成绩：__________________ 实验名称： 组合逻辑电路 实验类型： 设计型实验 同组学生姓名：__________ 一、实验目的和要求（必填） 二、实验内容和原理（必填） 三、主要仪器设备（必填） 四、操作方法和实验步骤 五、实验数据记录和处理 六、实验结果与分析（必填） 七、讨论、心得 一．实验目的和要求 1. 加深理解典型组合逻辑电路的工作原理。 2. 熟悉74LS00、74LS11、74LS55等基本门电路的功能及其引脚。 3. 掌握组合集成电路元件的功能检查方法。 4. 掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。 5. 熟悉全加器和奇偶位判断电路的工作原理。 二．实验内容和原理 组合逻辑电路设计的一般步骤如下： 1．根据给定的功能要求，列出真值表； 2. 求各个输出逻辑函数的最简“与-或”表达式； 3. 将逻辑函数形式变换为设计所要求选用逻辑门的形式； 4. 根据所要求的逻辑门，画出逻辑电路图。 实验内容： 1. 测试与非门74LS00和与或非门74LS55的逻辑功能。 2. 用与非门74LS00和与或非门74LS55设计一个全加器电路，并进行功能测试。 专业： 电子信息工程 姓名： 学号： 日期： 装 订 线

3. 用与非门74LS00和与或非门74LS55设计四位数奇偶位判断电路，并进行功能测试。 三. 主要仪器设备 与非门74LS00，与或非门74LS55，导线，开关，电源、实验箱 四．实验设计与实验结果 1、一位全加器 全加器实现一位二进制数的加法，他由被加数、加数和来自相邻低位的进数相加，输出有全加和与向高位的进位。输入：被加数Ai，加数Bi，低位进位Ci-1输出：和Si，进位Ci 实验名称：组合逻辑电路 姓名：学号： 列真值表如下：画出卡诺图： 根据卡诺图得出全加器的逻辑函数：S= A⊕B⊕C； C= AB+(A⊕B)C 为使得能在现有元件（两个74LS00 与非门[共8片]、三个74LS55 与或非门）的基础上实现该逻辑函数。所以令S i-1=!(AB+!A!B)，Si=!(SC+!S!C)， Ci=!(!A!B+!C i-1S i-1)。 仿真电路图如下（经验证，电路功能与真值表相同）：

组合逻辑电路习题解答

复习思考题 3-1 组合逻辑电路的特点 从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。 3-2 什么是半加什么是全加区别是什么 若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。两个同位的加数和来自低位的进位三者相加，称为全加。半加是两个1位二进制数相加，全加是三个1位二进制数相加。 3-3 编码器与译码器的工作特点 编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。 3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题 中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。 3-5 什么是竞争-冒险产生竞争-冒险的原因是什么如何消除竞争-冒险 在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。 习 题 3-1试分析图所示各组合逻辑电路的逻辑功能。 解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕= (2) 化简与变换：

令 D C Y B A Y ⊕=⊕=21 则 21Y Y Y ⊕= 输入 中间变量 中间变量 输出 A B C D Y 1 Y 2 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0 (4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。 (b)图 (1) 由逻辑图逐级写出表达式： B A B A Y ⊕⊕⊕=(2) 化简与变换：Y=1 由此可见，无论输入是什么状态，输出均为1 3-2 试分析图所示各组合逻辑电路的逻辑功能，写出函数表达式。

实验一组合逻辑电路设计

电子信息工程晓旭 2011117147 实验一组合逻辑电路设计（含门电路功能测试） 一．实验目的 1掌握常用门电路的逻辑功能。 2掌握用小规模集成电路设计组合逻辑电路的方法。 3掌握组合逻辑电路的功能测试方法。 二．实验设备与器材 数字电路实验箱一个 双踪示波器一部 稳压电源一部 数字多用表一个 74LS20 二4 输入与非门一片 74LS00 四2 输入与非门一片 74LS10 三3 输入与非门一片 三 .实验任务 1对74LS00,74LS20逻辑门进行功能测试。静态测试列出真值表，动态测试画出波形图，并说明测试的门电路功能是否正常。 2分析测试1.7中各个电路逻辑功能并根据测试结果写出它们的逻辑表达式。 3设计控制楼梯电灯的开关控制器。设楼上，楼下各装一个开关，要求两个开关均可以控制楼梯电灯。 4某公司设计一个优先级区分器。该公司收到有A,B,C，三类，A,类的优先级最高，B 类次之，C类最低。到达时，其对应的指示灯亮起，提醒工作人员及时处理。当不同类的同时到达时，对优先级最高的先做处理，其对应的指示灯亮，优先级低的暂不理会。按组合逻辑电路的一般设计步骤设计电路完成此功能，输入输出高低电平代表到

实验一： （1）74LS00的静态逻辑功能测试 实验器材：直流电压源，电阻，发光二极管，74LS00，与非门，开关，三极管 实验目的：静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否 实验过程：将74LS00中的一个与非门的输入端A,B分别作为输入逻辑变量，加高低电平，观测输出电平是否符合真值表描述功能。 电路如图1： 图1 真值表1.1： 实验问题：与非门的引脚要连接正确，注意接地线及直流电源 实验结果：由二极管的发光情况可判断出74LS00 实现二输入与非门的功能 （2）71LS00的动态逻辑功能测试 实验器材：函数发生器，示波器，74LS00，与非门，开关，直流电压源 实验目的：测试74LS00与非门的逻辑功能 实验容：动态测试适合用于数字系统中逻辑功能的检查，测试时，电路输入串行数字

第3章--组合逻辑电路习题解答

复习思考题 3-1 组合逻辑电路的特点？ 从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。 3-2 什么是半加？什么是全加？区别是什么？ 若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。两个同位的加数和来自低位的进位三者相加，称为全加。半加是两个1位二进制数相加，全加是三个1位二进制数相加。 3-3 编码器与译码器的工作特点？ 编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。 3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题？ 中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。 3-5 什么是竞争-冒险？产生竞争-冒险的原因是什么？如何消除竞争-冒险？ 在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。 习 题 3-1试分析图3.55所示各组合逻辑电路的逻辑功能。 解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕= (2) 化简与变换：

令 D C Y B A Y ⊕=⊕=21 则 21Y Y Y ⊕= (3)由表达式列出真值表，见表3.1。 输入 中间变量 中间变量 输出 A B C D Y 1 Y 2 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0 (4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。 (b)图 (1) 由逻辑图逐级写出表达式： B A B A Y ⊕⊕⊕=(2) 化简与变换：Y=1 由此可见，无论输入是什么状态，输出均为1 3-2 试分析图3.56所示各组合逻辑电路的逻辑功能，写出函数表达式。

3.1组合逻辑电路的分析

第三章组合逻辑电路 基本要求： 熟练掌握组合逻辑电路的分析方法；掌握组合逻辑电路的设计方法；理解全加器、译码器、编码器、数据选择器、数据比较器的概念和功能，并掌握它们的分析与实现方法；了解组合逻辑电路中的险象 本章主要内容：组合逻辑电路的分析方法和设计方法。 本章重点： 组合逻辑电路的分析方法 组合逻辑电路的设计方法 常用逻辑部件的功能 本章难点： 组合逻辑电路的设计 一、组合逻辑电路的特点 若一个逻辑电路，在任一时刻的输出仅取决于该时刻输入变量取值组合，而与电路以前的状态无关，则电路称为组合逻辑电路（简称组合电路）。可用一组逻辑函数描述。 组合电路根据输出变量分为单输出组合逻辑电路和多输出组合逻辑电路。 注意：1.电路中不存在输出端到输入端的反馈通路。 2.电路不包含记忆元件。 3.电路的输出状态只由输入状态决定。 二、组合逻辑电路的分析方法 分析的含义：给出一个组合逻辑电路，分析它的逻辑功能。 分析的步骤: 1.根据给出的逻辑电路图，逐级推导，得到输出变量相对于

输入变量的逻辑函数。 2.对逻辑函数化简。 3.由逻辑函数列出对应的真值表。 4.由真值表判断组合电路的逻辑功能。 三、组合电路的分析举例 １、试分析图3-1所示的单输出组合逻辑电路的功能 解：（1）由G1、G2、G3各个门电路的输入输出关系，推出整个电路的表达式： Z1=ABC F=Z1+Z2 （2）对该逻辑表达式进行化简： （3）根据化简后的函数表达式，列出真值表3-1。 （4）从真值表中可以看出：当A、B、C三个输入一致时（或者全为“0”、或者全为“1”），输出才为“1”，否则输出为“0”。所以，这个组合逻辑电路具有检测“输入不一致”的功能，也称为“不一致电路”。

实验二组合逻辑电路的设计与测试

实验二组合逻辑电路的设计与测试 一、实验目的 1、掌握组合逻辑电路的设计方法及功能测试方法。 2、熟悉组合电路的特点。 二、实验原理 1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计组合电路的一 般步骤如图2 —1所示。 图2—1组合逻辑电路设计流程图 根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化 简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的 逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。 2 、组合逻辑电路设计举例 用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“1”时，输出端才为“ 1”。'\ /设计步骤：根据题意列出真值表如表2—1所示，再填入卡诺图表2 —2中。 表2—

、1110 \DA BC、\0001 000000 01001\ 0 110111 100010 由卡诺图得出逻辑表达式，并演化成“与非”的形式 Z = ABO BCH ACDF ABD =ABC BCD ACDABC 根据逻辑表达式画出用“与非门”构成的逻辑电路如图2- 2所示。 A B C B C D A C D A B D 图2 —2表决电路逻辑图 用实验验证该逻辑功能 在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块CC4012按图2 —2接线，输入端A、B、C D接至逻辑开关输出插口，输出端Z接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表2—1进行比较，验证所设计的逻辑电路是否符合要求。 三、实验设备与器件 1 、 + 5V直流电源2、逻辑电平开关 3 、逻辑电平显示器4、直流数字电压表 5、CC4011X 2 ( 74LS00)CC4012 X 3 (74LS20)CC4030 (74LS86) CC4081 (74LS08)74LS54 X 2(CC4085)CC4001 (74LS02)

组合逻辑电路实验与解答

湖北第二师范学院实验 组合逻辑电路 物机学院-11应用物理学 一、实验目的 1．掌握用与非门组成的简单电路，并测试其逻辑功能。 2．掌握用基本逻辑门设计组合电路的方法。 二、实验原理 数字电路按逻辑功能和电路结构的不同特点，可分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路是根据给定的逻辑问题，设计出能实现逻辑功能的电路。用小规模集成电路实现组合逻辑电路，要求是使用的芯片最少，连线最少。一般设计步骤如下： 1．首先根据实际情况确定输入变量、输出变量的个数，列出逻辑真值表。 2．根据真值表，一般采用卡诺图进行化简，得出逻辑表达式。 3．如果已对器件类型有所规定或限制，则应将函数表达式变换成与器件类型相适应 的形式。 4．根据化简或变换后的逻辑表达式，画出逻辑电路。 5．根据逻辑电路图，查找所用集成器件的管脚图，将管脚号标在电路图上，再接线 验证。 三、实验仪器及器件 数字实验箱一台，集成芯片74LS00一块、74LS20三块，导线若干。 四、实验内容 １．用非与门实现异或门的逻辑功能 (1) 用集成电路74LS00和74LS20（74LS20管脚见图1所示），按图2连接电路（自己设计接线脚标），A、B接输入逻辑，F接输出逻辑显示，检查无误，然后开启电源。 图1 74LS20集成电路管脚图 (2) 按表1的要求进行测量，将输出端F的逻辑状态填入表内.

表1 输出真值表 图 2-电路接线图 (3) 由逻辑真值表，写出该电路的逻辑表达式 Ｆ＝ B A B A ?+? 2. 用与非门组成“三路表决器” (1) 用74LS00和74LS20组成三路表决器，按图3连接电路（自己设计接线脚标），A ，B ，C 接输入逻辑，F 接输出逻辑显示，检查无误，然后开启电源。 (2) 按表2的要求进行测量，将输出端F 的逻辑状态填入表内。 A 表 2输出真值表 ＆ B F C 图 3 电路接线图 3. 设计一个“四路表决器”逻辑电路并测试 设计一个四变量的多路表决器。当输入变量A 、B 、C 、D 有三个或三个以上为1时，输出F 为1；否则输出F 为0。 (1）根据设计要求列出表3四人表决器真值表。 (2)用卡诺图化简逻辑函数，写出逻辑 表达，F= D C B D C A D B A C B A ??+??+??+??. (3）用74LS20与非门实现“四人表决器”，画出实验电路，标出接线脚并测试，验证所列真值表。 输 入 输 出 A B F 0 0 0 0 1 1 1 0 1 1 1 0 输 入 输 出 Ａ ｂ ＣＦ ０ ０ ０ 0 ０ ０ １ 0 ０ １ ０ 0 ０ １ １ 1 １ ０ ０ 0 １ ０ １ 1 １ １ ０ 1 １ １ １ 1 & & & & && & & & A B F

第章组合逻辑电路习题解答

第章组合逻辑电路习题 解答 公司内部档案编码：[OPPTR-OPPT28-OPPTL98-OPPNN08]

复习思考题 3-1 组合逻辑电路的特点 从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。 3-2 什么是半加什么是全加区别是什么 若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。两个同位的加数和来自低位的进位三者相加，称为全加。半加是两个1位二进制数相加，全加是三个1位二进制数相加。 3-3 编码器与译码器的工作特点 编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。 3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题 中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。 3-5 什么是竞争-冒险产生竞争-冒险的原因是什么如何消除竞争-冒险 在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。门电路的输入只要有两

个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。 习 题 3-1试分析图所示各组合逻辑电路的逻辑功能。 解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕= (2) 化简与变换： 令 D C Y B A Y ⊕=⊕=21 则 21Y Y Y ⊕= (3)由表达式列出真值表，见表。 输入 中间变量 中间变 量 输出 A B C D Y 1 Y 2 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 1 1 0 0 0 1 1 0 1

第4章组合逻辑电路习题解答

习题 4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。（基本题属于4.1节） 习题4.1图 解：B A B A B A B A B A F ⊕=+=+= 该电路实现异或门的功能 4.2分析图所示电路，写出输出函数F 。（基本题属于4.1节） 习题4.2图 解：[]B A B B B A F ⊕=⊕⊕⊕=)( 4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．（基本 题属于4.1节） 图 解：B A B A B A AB B AB A AB B AB A F ⊕=?=???=???= 4.4由与非门构成的某表决电路如图所示。其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。（基本题属于4.1节） （1） 试分析电路，说明决议通过的情况有几种。 （2） 分析A 、B 、C 、D 四个人中，谁的权利最大。 L B A =1 =1 =1 F F B A

习题4.4图 解：（1）ABD BC CD ABD BC CD L ++=??= （2） (3)4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。（基本题属于4.1节） 习题4.5图 解：（1）011011)(S S B S A S S B S A L ⊕⊕+⊕=⊕⊕?⊕= (2) (3)当S 1S 0=00和S 1S 0=11时，该电路实现两输入或门，当S 1S 0=01时，该电路实现两输入或非门，当S 1S 0=10时，该电路实现两输入与非门。 4.6试分析图所示电路的逻辑功能，并用最少的与非门实现。（综合题属于4.1、4.2节） 10

实验一-组合逻辑电路

东南大学电工电子实验中心 实验报告 课程名称：计算机结构与逻辑设计实验 第一次实验 实验名称：组合逻辑电路 院（系）：专业： 姓名：学号： 实验室: 实验组别： 同组人员：实验时间：2015年10月29 日 评定成绩：审阅教师：

一、实验目的 ①认识数字集成电路，能识别各种类型的数字器件和封装 ②掌握小规模组合逻辑和逻辑函数的工程设计方法 ③掌握常用中规模组合逻辑器件的功能和使用方法 ④学习查找器件资料，通过器件手册了解器件 ⑤了解面包板的基本结构、掌握面包板连接电路的基本方法和要求 ⑥了解实验箱的基本结构，掌握实验箱电源、逻辑开关和LED点平指示的 用法 ⑦学习基本的数字电路的故障检查和排除方法 ⑧学Mulitisim逻辑化简操作和使用方法 ⑨学习ISE软件操作和使用方法 二、实验原理 1.组合逻辑电路： 组合逻辑电路又称为门网络，它由若干门电路级联（无反馈）而成，其特点是（忽略门电路的延时）:电路某一时刻的输出仅由当时的输入变量取值的组合决定，而与过去的输入取值无关。 其一般手工设计的过程为： ①分析其逻辑功能 ②列出真值表 ③写出逻辑表达式，并进行化简 ④画出电路的逻辑图 2.使用的器件： 1）74HC00（四2输入与非门）：芯片内部有四个二输入一输出的与非门。 2）74HC20（双4输入与非门）：芯片内部有两个四输入一输出的与非门。注意，四输入不能有输入端悬空。 3）74HC04（六反相器）：芯片内部有六个非门，可以将输入信号反相。当然，也可以通过2输入与非门来实现，方法是将其一个输入端信号加高电平。 4）74HC151（数据选择器）：其功能犹如一个受编码控制的单刀多掷开关，可用在数据采集系统中，选择所需的信号。它有8个与门，各受信号A2、A1、A0的一组组合控制，再将这8个与门的输出端经一个或门输出，是一个与—或电路。 5）74HC138（3线-8线译码器）：其有三个使能端E1、E2、E3，可将地址段（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。 三、实验内容 必做实验： ①数值判别电路 a)设计一个组合逻辑电路，它接收一位8421BCD码B3B2B1B0，仅当2 < B3B2B1B0 < 7时 输出Y才为1（第6周实验课内指导教师验收）

组合逻辑电路习题解答

v1.0 可编辑可修改 自我检测题 1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。 2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。 3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为 2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。 4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。 5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。 6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。 7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。 8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。 9．多位加法器采用超前进位的目的是简化电路结构 × 。 （√，× ） 10．组合逻辑电路中的冒险是由于 引起的。 A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同 11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的 A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲 12．当二输入与非门输入为 变化时，输出可能有竞争冒险。

组合逻辑电路的分析与设计实验报告

组合逻辑电路的分析与设计 实验报告 院系：电子与信息工程学院班级：电信13-2班 组员姓名: 一、实验目的 1、掌握组合逻辑电路的分析方法与测试方法。 2、掌握组合逻辑电路的设计方法。 二、实验原理 通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。电路在任何时刻，输出状态只取决于同一时刻各输入状态的组合，而与先前的状态无关的逻辑电路称为组合逻辑电路。 1.组合逻辑电路的分析过程，一般分为如下三步进行：①由逻辑图写输出端的逻辑表达式；②写出真值表；③根据真值表进行分析，确定电路功能。 2.组合逻辑电路一般设计的过程为图一所示。 图一组合逻辑电路设计方框图 3.设计过程中，“最简”是指按设计要求，使电路所用器件最少，器件的种类最少,而且器件之间的连线也最少。 三、实验仪器设备 数字电子实验箱、电子万用表、74LS04、74LS20、74LS00、导线若干。 74LS00 74LS04 74LS20 四、实验内容及方法

1 、设计4线-2线优先编码器并测试其逻辑功能。 数字系统中许多数值或文字符号信息都是用二进制数来表示，多位二进制数的排列组合叫做代码，给代码赋以一定的含义叫做编码。 (1)4线-2线编码器真值表如表一所示 4线-2线编码器真值表 (2)由真值表可得4线-2线编码器最简逻辑表达式为 Y=((I0′I1′I2I3′)′(I0′I1′I2′I3)′)′ 1 Y=((I0′I1I2′I3′)′(I0′I1′I2′I3)′)′ (3)由最简逻辑表达式可分析其逻辑电路图 4线-2线编码器逻辑图 （4）按照全加器电路图搭建编码器电路，注意搭建前测试选用的电路块能够正常工作。 （5）验证所搭建电路的逻辑关系。 I=1 1Y0Y=0 0 1I=1 1Y0Y=0 1 I=1 1Y0Y=1 0 3I=1 1Y0Y=1 1 2 2、设计2线-4线译码器并测试其逻辑功能。 译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的号.(即电路的某种状态)，具有译码功能的逻辑电路称为译码器。 （1）2线-4线译码器真值表如表二所示

实验二(新版)组合逻辑电路(一)

电子科技大学中山学院学生实验报告 系别：机电工程学院专业：自动化课程名称：数字逻辑设计及应用实验 成绩：教师签名：批改时间： 1.实验目的与要求 通过实验，能够掌握加法器和数据选择器的原理和应用。 2.实验设备 ●硬件：PC机一台 数字电路实验教学平台一台 ●软件：Quartus II 集成开发环境 3.实验内容 (1) 运用7483实现4位以内二进制加法; (2) 利用比较器(7485)实现4位二进制数的比较。 4.实验预习要求 仔细阅读课本第五章的加法器和数码比较器，理解加法器和数码比较器的原理和功能。 5.实验原理 (1) 7483是具有先行进位功能的4位进制全加器，7483的逻辑符号如图2.1所示。实现2个3位二进制数相加，只要将2个加数分别置于A2A1A0和B2B1B0，并将A3、B3和C0置“0”，相加的结果是4位以内的二进制数，在S3S2S1S0上输出，输出结果通过4个LED灯显示。在实验过程2个加数A2A1A0和B2B1B0，可以通过V CC或者GND设置成高电平或者低电平，也可以通过拨码开关设置加数。 图2.1 7483 逻辑符号

(2) 数码比较器简称比较器，用于比较2个数的大小，并给出“大于”、“小于”和“等于”三种比较结果。2个多位进制数比较大小的典型方法是从高位开始，逐位比较，若高位不同，则结果立现，不必再对低位进行比较；若高位相等，则比较结果由低位的比较位的比较结果决定。如图2.2所示为采用并行比较结构的4位二进制数比较器7485的逻辑符号，其功能表如表2.1所示。 参加比较的2个4位二进数A2A1A0和B2B1B0可以通过VCC或者GND设置成高电平或者低电平，也可以通过拨码开关设置加数。结果可以通过接在ALBO、AEBO、AGBO 的LED灯亮暗状态反映出来。 图2.2 7485 逻辑符号 表2.1 7485 功能表