计算机系统结构教程课后答案

1.7

某台主频为400MHz 的计算机执行标准测试程序，程序中指令类型、执行数量和平均时钟周期数如下：

指令类型 指令执行数量 平均时钟周期数 整数 45000 1 数据传送 75000 2 浮点 8000 4 分支 1500 2

求该计算机的有效CPI 、MIPS 和程序执行时间。 解：

1(/)n

i i i CPI CPI IC IC ==?∑

（1）CPI ＝(45000×1＋75000×2＋8000×4＋1500×2) / 129500＝1.776 （2）MIPS 速率＝f/ CPI ＝400/1.776 ＝225.225MIPS （3）程序执行时间= (45000×1＋75000×2＋8000×4＋1 500×2)／400=575s

1.9 将计算机系统中某一功能的处理速度加快10倍，但该功能的处理时间仅为整个系统运行时间的40%，则采用此增强功能方法后，能使整个系统的性能提高多少？

解：由题可知： 可改进比例Fe=40% = 0.4 部件加速比Se = 10

根据()011 1.5625

(10.4)0.4/101n n T S Fe T Fe Se ====-+-+ 1.10 计算机系统中有三个部件可以改进，这三个部件的部件加速比为： 部件加速比1=30； 部件加速比2=20； 部件加速比3=10 （1） 如果部件1和部件2的可改进比例均为30%，那么当部件3的可改进比例为多少时，系统加速比才可以达到10？

（2） 如果三个部件的可改进比例分别为30%、30%和20%，三个部件同时改进，那么系统中不可加速部分的执行时间在总执行时间中占的比例是多少？ 解：（1）在多个部件可改进情况下，Amdahl 定理的扩展：

()011231123123n n

T S Fe Fe Fe T Fe Fe Fe Se Se Se ==

---++

+ 已知S1＝30，S2＝20，S3＝10，Sn ＝10，F1＝0.3，F2＝0.3，得： 得F3＝0.36，即部件3的可改进比例为36%。

（2）设系统改进前的执行时间为T ，则3个部件改进前的执行时间为：（0.3+0.3+0.2）T = 0.8T ，不可改进部分的执行时间为()1123Fe Fe Fe ---=0.2T 。

已知3个部件改进后的加速比分别为S1＝30，S2＝20，S3＝10，因此3个部件改进后的执行时间为：

改进后整个系统的执行时间为：Tn =()123

1123123

Fe Fe Fe Fe Fe Fe Se Se Se ---+++

= 0.045T+0.2T = 0.245T

那么系统中不可改进部分的执行时间在总执行时间中占的比例是： 0.2/0.245=81.6%

1.11假设浮点数指令FP 指令的比例为30%，其中浮点数平方根FPSQR 占全部指令的比例为4%，FP 操作的CPI 为5，FPSQR 操作的CPI 为20，其他指令的平均CPI 为1.25。 解：

1(/)n

i i i CPI CPI IC IC ==?∑

改进前： CPI = 5 × 30% + 1.25 × (1 - 30%) = 2.375

设除FPSQR 外其余指令的平均CPI 为X

则 2.375 = 20 × 4% + (1 - 4%)X ，解出X = 1.640625

方案1： CPI1 = 3 × 4% + 1.640625 × (1 - 4%) = 1.695 方案2： CPI2 = 3 × 30% + 1.25 × (1 - 30%) = 1.775 2.11 解：

SHR

STP

CIL

STO

JOM

JMP

SUB

L=

9

1i i

i

Pl =

∑=0.43x1+0.22x2+0.13x3+0.07x5+0.06x5+0.05x5+0.02x6+0.01x7+0.01x7 =2.42

2.12．

解：

二地址指令的结构是（4位操作码OP），（6位地址码A1），（6位地址码A2）。

一地址指令的结构是（10位操作码OP），（6位地址码A）。

二地址指令，最多共16条二地址指令。

每少一条二地址指令，则多26条一地址指令，

所以一地址指令最多有（16-A）*26条

3.5在一台单流水线多操作部件的处理机上执行下面的程序，每条指令的取指令、指令译码需要一个时钟周期，MOVE、ADD和MUL操作分别需要2个、3个和4个时钟周期，每个操作都在第一个时钟周期从通用寄存器中读操作数，在最后一个时钟周期把运算结果写到通用寄存器中。

k：MOVE R1，R0 ；R1←(R0)

k+1：MUL R0，R2，R1 ；R0←(R2)×(R1)

k+2：ADD R0，R2，R3 ；R0←(R2)+(R3) 画出指令执行过程的流水线时空图，并计算完成这3条指令共需要多少个时钟周期？

解：

在程序实际执行过程中，二种数据相关会引起流水线停顿。一是“先写后读”相关，k指令对R1的写在程序执行开始后的第四个时钟；k+1指令对R1的读对指令本身是第三个时钟，但k+1指令比k指令晚一个时钟进入流水线，则在程序执行开始后的第四个时钟要读R1。不能在同一时钟周期内读写同一寄存器，

因此k+1指令应推迟一个时钟进入流水线，产生了流水线停顿。二是“写—写”相关，k+1指令对R0的写对指令本身是第六个时钟，而要求该指令进入流水线应在程序执行开始后的第三个时钟，所以对R0的写是在程序执行开始后的第八个时钟。k+2指令对R0的写对指令本身是第五个时钟，而k+2指令比k+1指令晚一个时钟进入流水线，则在程序执行开始后的第四个时钟，所以对R0的写是在程序执行开始后的第八个时钟。不能在同一时钟周期内写写同一寄存器，因此k+2指令应推迟一个时钟进入流水线，产生了流水线停顿。另外，可分析“先读后写”相关不会产生流水线的停顿。

该指令流水线由六个功能段取指、译码、取数、运一、运二和存数等组成，则程序指令执行过程的流水线时空图如下图所示。若3条指令顺序流动，共需要9

存数 运二 运一 取数 译码 取指 0 1 2 3 4 5 6 7 8 9

3.6有一指令流水线如下所示

出 50ns 50ns 100ns 200ns

（1） 求连续输入10条指令，该流水线的实际吞吐率和效率；

（2） 该流水线的“瓶颈”在哪一段？请采取两种不同的措施消除此“瓶

颈”。对于你所给出的两种新的流水线，连续输入10条指令时，其实际吞吐率和效率各是多少？

解：（1）

i max

k i 1

T t (n 1)t (5050100200)9200

2200(ns)

k

==?+-?=++++?=∑

1n

1TP (ns )T 220

k

-==

1

121m

i

i 1

E (1)max(,,,)t 4005

=TP TP 45.45%

411

k

i

i k

i k i n t k t n t t t k

===??=

???+-??????

??

??

=?=≈∑∑∑

（2）瓶颈在3、4段。

? 变成八级流水线（细分）

i max

k i 1

T t (n 1)t 508950

850(ns)

k

==?+-?=?+?=∑

1n

1TP (ns )Tk 85-==

58.82%17

10

8400TP m

ti

TP E m

1

i ≈=?

=??

=∑=

? 重复设置部件

1n

1

TP (ns )Tk

85

-==

58.82%17

10

8

85010

400E ≈=??=

3.7有一个流水线由4段组成，其中每当流经第3段时，总要在该段循环一次，然后才能流到第4段。如果每段经过一次所需要的时间都是t ?，问：

（1） 当在流水线的输入端连续地每t ?时间输入任务时，该流水线会发生

什么情况？

（2） 此流水线的最大吞吐率为多少？如果每t ?2输入一个任务，连续处理

10个任务时的实际吞吐率和效率是多少？ （3） 当每段时间不变时，如何提高该流水线的吞吐率？仍连续处理10个

任务时，其吞吐率提高多少？

（2）

段

23 段

54.35%

92

5045TP E 2310

T n

Tp 23T 21TP pipeline

pipeline max ≈=??=??==?=?=t t

t t

（3）重复设置部件

t

t

??=??==75

1410

T n

TP pipeline

吞吐率提高倍数＝t

t ??231075＝1.64

3.8 有一条静态多功能流水线由5段组成，加法用1、3、4、5段，乘法用1、2、

5段，第3段的时间为2△t ，其余各段的时间均为△t ，而且流水线的输出可以直接返回输入端或暂存于相应的流水寄存器中。现要在该流水线上计

算 ，画出其时空图，并计算其吞吐率、加速比和效率。

段

124

t

? 14

乘法

加法

)(4

1

i i i B A +∏=

解：首先，应选择适合于流水线工作的算法。对于本题，应先计算A 1＋B 1、A 2＋B 2、A 3＋B 3和A 4＋B 4；再计算(A 1＋B 1) ×(A 2＋B 2)和(A 3＋B 3) ×(A 4＋B 4)；然后求总的结果。

其次，画出完成该计算的时空图，如图所示，图中阴影部分表示该段在工

作。

由图可见，它在18个△t 时间中，给出了7个结果。所以吞吐率为：

t

TP ?=817

如果不用流水线，由于一次求积需3△t ，一次求和需5△t ，则产生上述7个结果共需（4×5+3×3）△t =29△t 。所以加速比为：

该流水线的效率可由阴影区的面积和5个段总时空区的面积的比值求得：

3.8 有一条动态多功能流水线由5段组成，加法用1、3、4、5段，乘法用1、2、5段，第2段的时间为2△t ，其余各段时间均为△t ，而且流水线的输出可以直接返回输入端或暂存于相应的流水寄存器中。若在该流水线上计算: 试计算其吞吐率、加速比和效率。 解

时间

段

输 入

A 1

B 1 A 2 B 2 A 3 B 3 A 4 B 4

A B C

D

A ×

B

C ×D

61

.18192=

??=

t

t S 22

3.01853354=??+?=E 4

1

()i i i A B =?∑时＋

由图可见，它在18个△t 时间中，给出了7个结果。所以吞吐率为：

t

TP ?=817

如果不用流水线，由于一次求积需4△t ，一次求和需4△t ，则产生上述7个结果共需（4×4+3×4）△t =28△t 。所以加速比为：

该流水线的效率可由阴影区的面积和5个段总时空区的面积的比值求得：

4.5 在CRAY-1机器上，按照链接方式执行下述4条向量指令（括号中给出了相应功能部件的执行时间），如果向量寄存器和功能部件之间的数据传送需要1拍，试求此链接流水线的通过时间是多少拍？如果向量长度为64，则需多少拍才能得到全部结果？

V0←存储器（从存储器中取数：7拍） V2←V0+V1（向量加：3拍）

V3←V2

解：通过时间就是每条向量指令的第一个操作数执行完毕需要的时间，也就是各功能流水线由空到满的时间，在流水线充满之后，向量中后继操作数继续以流水方式执行，直到整组向量执行完毕。

存储器读取流

水

线

向量加流水线左

移流

水线

向量与流水线28 1.56

18t S t

?==?280.311

518E ==?

T通过＝（1+7+1）+(1+3+1)+(1+4+1)+(1+2+1)=24(拍)

T总共＝T通过+(64-1)=24+63＝87拍

4.6 T通过＝（1+7+1）+(1+3+1)+(1+5+1)+(1+2+1)+(1+7+1)=34(拍)

T总共＝T通过+(64-1)=63+34＝97拍

4.7某机有

，向量长度均为

加法功能部件时间为

先计算(A+B)*C,

5.8. 假设有一条长流水线，仅仅对条件转移指令使用分支目标缓冲。假设分支预测错误的开销为4个时钟周期，缓冲不命中的开销为3个时钟周期。假设：命中率为90%，预测精度为90%，分支频率为15%，没有分支的基本CPI 为1。

①求程序执行的CPI。

②相对于采用固定的2个时钟周期延迟的分支处理，哪种方法程序执行速度更快？

解：（1）程序执行的CPI = 没有分支的基本CPI（1）+ 分支带来的额外开销分支带来的额外开销是指在分支指令中，缓冲命中但预测错误带来的开销与缓冲没有命中带来的开销之和。

分支带来的额外开销= 15% * (90%命中×10%预测错误×4 + 10％不命中×3)= 0.099

所以，程序执行的CPI ＝ 1 ＋0.099 = 1.099

（2）采用固定的2 个时钟周期延迟的分支处理CPI = 1 + 15%×2 = 1.3

由（1）（2）可知分支目标缓冲方法执行速度快。

5.9. 假设分支目标缓冲的命中率为90%，程序中无条件转移指令的比例为5%，

没有无条件转移指令的程序CPI值为1。假设分支目标缓冲中包含分支目标指令，允许无条件转移指令进入分支目标缓冲，则程序的CPI值为多少？

假设原来的CPI=1.1

参考答案：

解：设每条无条件转移指令的延迟为x，则有：

1＋5%×x＝1.1

x＝2

当分支目标缓冲命中时，无条件转移指令的延迟为0。

所以程序的CPI ＝ 1 ＋ 2 ×5% ×(1 －90%) ＝1.01

7.8. 假设对指令Cache的访问占全部访问的75%；而对数据Cache的访问占全部访问的25%。Cache的命中时间为1个时钟周期，不命中开销为50 个时钟周期，在混合Cache中一次load或store操作访问Cache的命中时间都要增加一个时钟周期，32KB的指令Cache的不命中率为0.15%，32KB的数据Cache的不命中率为3.77%，64KB的混合Cache的不命中率为0.95%。又假设采用写直达策略，且有一个写缓冲器，并且忽略写缓冲器引起的等待。试问指令Cache 和数据Cache容量均为32KB的分离Cache和容量为64KB的混合Cache相比，哪种Cache的不命中率更低？两种情况下平均访存时间各是多少？

参考答案：

解：（1）根据题意，约75%的访存为取指令，25%的访存为数据。

因此，分离Cache的总体不命中率为：（75%×0.15%）＋（25%×3.77%）＝1.055%；

容量为64KB的混合Cache的不命中率略低一些，只有0.95%。

（2）平均访存时间公式可以分为指令访问和数据访问两部分：

平均访存时间＝指令所占的百分比×（读命中时间＋读不命中率×不命中开销）＋数据所占的百分比×（数据命中时间＋数据不命中率×不命中开销）所以，两种结构的平均访存时间分别为：

分离Cache的平均访存时间＝75%×（1＋0.15%×50）＋

25%×（1＋3.77%×50）

＝（75%×1.075）＋（25%×2.885）＝1.5275

因为混合Cache读数据的都要增加1个时钟周期

所以混合Cache的平均访存时间＝75%×（1＋0.95%×50）＋

25%×（1＋1＋0.95%×50）＝（75%×1.475）＋（25%×2.475）＝1.725

因此，尽管分离Cache的实际不命中率比混合Cache的高，但其平均访存时间反而较低。分离Cache提供了两个端口，消除了结构相关。

7.9 假设在3000次访存中，第一级Cache不命中110次，第二级Cache不命中55次。试问：在这种情况下，该Cache系统的局部不命中率和全局不命中率各是多少？

解：局部不命中率 = 该级Cache的不命中次数/到达该级Cache的访存次数。

局部不命中率L1 = 110/3000 = 0.0367，不命中率L2 = 55/110 = 0.50。

全局不命中率L1 =不命中率L1 = 0.0367，

全局不命中率L2 = 不命中率L1×不命中率L2 = 0.0367×0.50 = 0.0184。

7.10 给定以下的假设，试计算直接映象Cache 和两路组相联Cache 的平均访问时间以及CPU 的性能。由计算结果能得出什么结论？ (1)理想Cache 情况下的CPI 为2.0，时钟周期为2ns ，平均每条指令访存1.2次； (2)两者Cache 容量均为64KB ，块大小都是32字节；

(3)组相联Cache 中的多路选择器使CPU 的时钟周期增加了10％； (4)这两种Cache 的不命中开销都是80ns ； (5)命中时间为1个时钟周期；

(6)64KB 直接映象Cache 的不命中率为1.4％，64KB 两路组相联Cache 的不命中率为1.0％。

解： 平均访问时间＝命中时间＋不命中率×不命中开销

平均访问时间1-路=2.0+1.4% *80=3.12ns

平均访问时间2-路=2.0*(1+10%)+1.0% *80=3.0ns 两路组相联的平均访问时间比较低

CPU time =（CPU 执行+存储等待周期）*时钟周期

CPU time =IC （CPI 执行+总不命中次数/指令总数*不命中开销） *时钟周期 =IC （（CPI 执行*时钟周期）+（每条指令的访存次数*不命中率*不命中开销*时钟周期））

CPU time 1-way =IC(2.0*2+1.2*0.014*80)＝5.344IC CPU time 2-way =IC(2.2*2+1.2*0.01*80)＝5.36IC

相对性能比：

=--1way

time 2way time CPU CPU 5.36/5.344=1.003

直接映象cache 的访问速度比两路组相联cache 要快 1.04倍，而两路组相联Cache 的平均性能比直接映象cache 要高1.003倍。因此这里选择两路组相联

7.14 假设一台计算机具有以下特性：

（1） 95％的访存在Cache 中命中；

（2） 块大小为两个字，且不命中时整个块被调入； （3） CPU 发出访存请求的速率为109字/s ； （4） 25％的访存为写访问；

（5） 存储器的最大流量为109字/s （包括读和写）； （6） 主存每次只能读或写一个字；

（7） 在任何时候，Cache 中有30％的块被修改过； （8） 写不命中时，Cache 采用按写分配法。

现欲给该计算机增添一台外设，为此首先想知道主存的频带已用了多少。试对于以下两种情况计算主存频带的平均使用比例。 （1） 写直达Cache ； （2） 写回法Cache 。 解：采用按写分配

（1）写直达cache 访问命中，有两种情况：

读命中，不访问主存；

写命中，更新cache和主存，访问主存一次。

访问不命中，有两种情况：

读不命中，将主存中的块调入cache中，访问主存两次；

写不命中，将要写的块调入cache，访问主存两次，再将修改的数据写入cache和主存，访问主存一次，共三次。上述分析如下表所

一次访存请求最后真正的平均访存次数

=(71.3%*0)+(23.8%*1)+(3.8%*2)+(1.3%*3)＝0.35

已用带宽=35.0%

（2）写回法cache访问命中,有两种情况：

读命中，不访问主存；

写命中，不访问主存。采用写回法，只有当修改的cache块被换出时，才写入主存；

访问不命中,有一个块将被换出，这也有两种情况：

如果被替换的块没有修改过，将主存中的块调入cache块中，访问主存两次；

如果被替换的块修改过，则首先将修改的块写入主存，需要访问主存两次；然后将主存中的块调入cache块中，需要访问主存两次，共四次访问主

所以：

一次访存请求最后真正的平均访存次数=

66.5％*0＋28.5%*0+3.5%*2+1.5%*4=0.13

已用带宽＝13%

10.6. 一台32个处理器的计算机，对远程存储器访问时间为400ns。除了通信以

外，假设计算中的访问均命中局部存储器。当发出一个远程请求时，本处

理器挂起。处理器时钟时间为1GHz，如果指令基本的IPC为2(设所有访存均命中Cache)，求在没有远程访问的状态下与有0.2%的指令需要远程访问的状态下，前者比后者快多少?

解:没有远程访问时，机器的CPI为1/基本IPC=1/2=0.5

有0.2%远程访问的机器的实际CPI为

CPI＝基本CPI＋远程访问率×远程访问开销

＝0.5＋0.2%×远程访问开销

远程访问开销为：

远程访问时间/时钟周期时间＝400 ns/1 ns＝400个时钟周期

∴CPI＝0.5＋0.2%×400＝1.3

因此在没有远程访问的情况下的计算机速度是有0.2%远程访问的计算机速度的1.3/0.5=2.6倍。

7.11 在伪相联中，假设在直接映象位置没有发现匹配，而在另一个位置才找到数据（伪命中）时，不对这两个位置的数据进行交换。这时只需要1个额外的周期。假设不命中开销为50个时钟周期，2KB直接映象Cache的不命中率为9.8%，2路组相联的不命中率为7.6%；128KB直接映象Cache的不命中率为1.0%，2路组相联的不命中率为0.7%。

（1）推导出平均访存时间的公式。

（2）利用（1）中得到的公式，对于2KBCache和128KBCache，计算伪相联的平均访存时间。

解：

不管作了何种改进，不命中开销相同。不管是否交换内容，在同一“伪相联”组中的两块都是用同一个索引得到的，因此不命中率相同，即：不命中率

伪相联

＝

不命中率2

路。

伪相联cache的命中时间等于直接映象cache的命中时间加上伪相联查找过程中的命中时间*该命中所需的额外开销。

命中时间

伪相联＝命中时间1

路＋伪命中率伪相联×1

交换或不交换内容，伪相联的命中率都是由于在第一次不命中时，将地址取反，再在第二次查找带来的。

因此伪命中率

伪相联＝命中率2

路

－命中率1

路

＝（1－不命中率2

路

）－（1－不

命中率1

路）

＝不命中率1

路－不命中率2路。交换内容需要增加伪相联的额外开销。

平均访存时间

伪相联＝命中时间1

路＋（不命中率1路－不命中率2路）×1 ＋不命中率2

路

×不命中开销1

路

将题设中的数据带入计算，得到：

平均访存时间2Kb=1+(0.098-0.076)*1+(0.076 *50 ) =4.822

平均访存时间128Kb=1+(0.010-0.007)*1+(0.007 *50 ) =1.353

显然是128KB的伪相联Cache要快一些。

7.12 假设采用理想存储器系统时的基本CPI是1.5，主存延迟是40个时钟周期；传输速率为4字节/时钟周期，且Cache中50%的块是修改过的。每个块中有32字节，20%的指令是数据传送指令。并假设没有写缓存，在TLB不命中的情况下需要20时钟周期，TLB不会降低Cache命中率。CPU产生指令地址或Cache 不命中时产生的地址有0.2%没有在TLB中找到。

（1）在理想TLB情况下，计算均采用写回法16KB直接映象统一Cache、16KB 两路组相联统一Cache和32KB直接映象统一Cache机器的实际CPI；（2）在实际TLB情况下，用（1）的结果，计算均采用写回法16KB直接映象统一Cache、16KB两路组相联统一Cache和32KB直接映象统一Cache 机器的实际CPI；

其中假设16KB 直接映象统一Cache 、16KB 两路组相联统一Cache 和32KB 直接映象统一Cache 的不命中率分别为2.9%、2.2%和2.0%；25%的访存为写访问。

解： CPI=CPI 执行+存储停顿周期数/指令数

存储停顿由下列原因引起： ● 从主存中取指令

● load 和store 指令访问数据 ● 由TLB 引起

()指令数

停顿

）＋

＋（指令数存储停顿周期数失效开销失效率指令数存储访问＝指令数停顿周期数指令数停顿

数据访问停顿＋＋

指令数取指令停顿＝指令数存储停顿周期数数据数据数据指令指令TLB P R f P R TLB =?? （1）对于理想TLB ，TLB 不命中开销为0。而对于统一Cache ，R 指令=R 数据

P 指令=主存延迟＋传输一个块需要使用的时间＝40＋32/4＝48（拍）

若为读不命中，P 数据＝主存延迟＋传输一个块需要使用的时间＝40＋32/4

＝48（拍）

若为写不命中，且块是干净的，

P 数据＝主存延迟＋传输一个块需要使用的时间＝40＋32/4＝48

（拍）

若为写不命中，且块是脏的，

P 数据＝主存延迟＋传输两个块需要使用的时间＝40＋64/4＝56

（拍）

CPI=1.5+[RP+(RP*20%)+0 ]

指令访存全是读，而数据传输指令Load 或Store 指令，

f 数据*P 数据＝读百分比*（f 数据*P 数据）＋写百分比*（f 数据*P 干净数据*其对应的

百分比

＋f 数据*P 脏数据*其对应的百分比）

＝20%*（75％×48＋25％*（50％*48+50％*（48＋16）））=50

（拍）

代入上述公式计算出结果为：

（2）

失效开销失效率）存储访问次数

访问

指令数存储访问次数（指令数停顿TLB TLB TLB TLB ???=

将f 数据（数据访问指令频率），R t 和P t （分别是TLB 的不命中率和不命中

开销），R c 和P w （分别是Cache 的不命中率和写回的频率）代入公式得：

TLB 停顿/指令数={[1+f 数据]*[R c (1+R w )]}R t P t

其中，1+f

：每条指令的访问内存次数；R c(1+R w)：每次内存访问需要的TLB 数据

访问次数。

由条件得：TLB停顿/指令数={[1+20%]*[R c(1+25%)]}0.2%×20

计算机系统结构课后答案

1、数据结构和机器的数据表示之间是什么关系？确定和引入数据表示的基本原则是什么？ 答：数据表示是能由硬件直接识别和引用的数据类型。数据结构反映各种数据元素或信息单元之间的结构关系。数据结构要通过软件映象变换成机器所具有的各种数据表示实现，所以数据表示是数据结构的组成元素。不同的数据表示可为数据结构的实现提供不同的支持，表现在实现效率和方便性不同。数据表示和数据结构是软件、硬件的交界面。 除基本数据表示不可少外，高级数据表示的引入遵循以下原则：（1）看系统的效率有否提高，是否养活了实现时间和存储空间。（2）看引入这种数据表示后，其通用性和利用率是否高。 2、标志符数据表示与描述符数据表示有何区别？描述符数据表示与向量数据表示对向量数据结构所提供的支持有什么不同？ 答：标志符数据表示指将数据类型与数据本身直接联系在一起，让机器中每个数所都带类型樗位。其优点是：（1）简化了指令系统和程序设计；（2）简化了编译程序；（3）便于实现一致性校验；（4）能由硬件自动变换数据类型；（5）支持数据库系统的实现与数据类型无关；（6）为软件调试和应用软件开发提供支持。缺点是：（1）会增加程序所点的主存空间；（2）在微观上对机器的性能（运算速度）不利。 数据描述符指数据的描述与数据分开存放，描述所访问的数据是整块还是单个的，及访问该数据块或数据元素的地址住处它具备标志符数据表示的优点，并减少了标志符数据表示所占的空间，为向量和数组结构的实现提供支持。 数据描述符方法优于标志符数据表示，数据的描述与数据分开，描述所访问的数据是整块还是单个的，及访问该数据块或数据元素的地址信息，减少了樗符数据表示所占的窨。用描述符方法实现阵列数据的索引比用变址方法实现要方便，且便于检查出程序中的阵列越界错误。但它不能解决向量和数组的高速运算问题。而在有向量、数组数据表示的向量处理机上，硬件上设置有丰富的赂量或阵列运算指令，配有流水或阵列方式处理的高速运算器，不仅能快速形成向量、数组的元素地址，更重要的是便于实现把向量各元素成块预取到中央处理机，用一条向量、数组指令流水或同时对整个向量、数组高速处理．如让硬件越界判断与元素运算并行。这些比起用与向量、阵列无关的机器语言和数据表示串行实现要高效的多。 3、堆栈型机器与通用寄存器型机器的主要区别是什么？堆栈型机器系统结构为程序调用的哪些操作提供了支持？ 答：有堆栈数据表示的机器称为堆栈机器。它与一般通用寄存器型机器不同。通用寄存器型

计算机系统结构考试计算题

3.12 有一指令流水线如下所示 （1） 求连续输入10条指令，该流水线的实际吞吐率和效率； （2） 该流水线的“瓶颈”在哪一段？请采取两种不同的措施消除此“瓶颈”。 对于你所给出的两种新的流水线，连续输入10条指令时，其实际吞吐率和效率各是多少？ 解：（1） 2200(ns)2009200)10050(50t )1n (t T max m 1 i i pipeline =?++++=?-+?=∑= )(ns 220 1 T n T P 1pipeline -== 45.45%11 5 4400T P m t T P E m 1 i i ≈=? =?? =∑= （2）瓶颈在3、4段。 ? 变成八级流水线（细分） 850(ns)509850t 1)(n t T max m 1 i i pipeline =?+?=?-+?=∑= )(ns 85 1 T n T P 1pipeline -== 58.82%17 10 8400T P m ti T P E m 1 i ≈=? =?? =∑= ? 重复设置部件 出 50ns 50ns 100ns 200ns

)(ns 85 1 T n T P 1pipeline -== 58.82%17 10885010400E ≈=??= 3.13 4段组成，3段时，一次，然4段。如果 需要的时间都是，问： （1） 当在流水线的输入端连续地每时间输入任务时，该流水线会发生 什么情况？ （2） 此流水线的最大吞吐率为多少？如果每输入一个任务，连续处理 10个任务时的实际吞吐率和效率是多少？ （3） 当每段时间不变时，如何提高该流水线的吞吐率？仍连续处理10个 任务时，其吞吐率提高多少？ （2） t ?t ?2

操作系统教程_孙钟秀(第四版)课后习题答案

首页入门学 习 程序 员 计算机考 研 计算机电子书 下载 硬件知 识 网络知 识 专业课程答案 下载 视频教程下载 第一章 作者：佚名来源：网络 1、有一台计算机，具有IMB 内存，操作系统占用200KB ，每个用户进程各占200KB 。如果用户进程等待I/O 的时间为80 % ，若增加1MB 内存，则CPU 的利用率提高多少？ 答：设每个进程等待I/O 的百分比为P ，则n 个进程同时等待刀O 的概率是Pn ，当n 个进程同时等待I/O 期间CPU 是空闲的，故CPU 的利用率为1-Pn。由题意可知，除去操作系统，内存还能容纳4 个用户进程，由于每个用户进程等待I/O的时间为80 % , 故： CPU利用率＝l-（80%)4 = 0.59 若再增加1MB 内存，系统中可同时运行9 个用户进程，此时：cPu 利用率＝l-（1-80%)9 = 0.87 故增加IMB 内存使CPU 的利用率提高了47 % : 87 ％/59 ％=147 % 147 ％-100 % = 47 % 2 一个计算机系统，有一台输入机和一台打印机，现有两道程序投入运行，且程序A 先开始做，程序B 后开始运行。程序A 的运行轨迹为：计算50ms 、打印100ms 、再计算50ms 、打印100ms ，结束。程序B 的运行轨迹为：计算50ms 、输入80ms 、再计算100ms ，结束。试说明（1 ）两道程序运行时，CPU有无空闲等待？若有，在哪段时间内等待？为什么会等待？( 2 ）程序A 、B 有无等待CPU 的情况？若有，指出发生等待的时刻。 答：画出两道程序并发执行图如下： （1）两道程序运行期间，CPU存在空闲等待，时间为100 至150ms 之间（见图

计算机系统结构课后答案unit3

第3章总线、中断与输入输出系统 3.1．简要举出集中式串行链接，定时查询和独立请求3种总线控制方式的优缺点。同时分析硬件产生故障时通讯的可靠性。 答：集中式串行链连接方式。其过程为： ①所有部件都经公共的“总线请求”线向总线控制器发使用总线申请。 ②当“总线忙”信号未建立时，“总线请求”才被总线控制器响应，送出“总线可用”信号，它串行地通过每个部件。 ③如果某部件未发过“总线请求”，则它将“总线可用”信号往下一部件转，如果某部件发过“总线请求”，则停止“总线可用”信号的传送。 ④该部件建立“总线忙”，并除去“总线请求”，此时该部件获得总线使用权，准备传送数据。 ⑤数据传送期间，“总线忙”维持“总线可用”的建立。 ⑥传送完成后，该部件去除“总线忙”信号和“总线可用”信号。 ⑦当“总线请求”再次建立时，就开始新的总线分配过程。 优点：①选择算法简单；②控制总线数少；③可扩充性好；④可靠性高。 缺点：①对“总线可用”线及其有关电路失效敏感，②不灵活；③总线中信号传送速度慢。 集中式定时查询方式，过程： ①总线上每个部件通过“总线请求”发请求。 ②若“总线忙”信号未建立，则计数器开始计数，定时查询个部件，以确定是谁发的请求。 ③当查询线上的计数值与发出请求的部件号一致时，该部件建立“总线忙”，计数停止，查询也停止。除去“总线请求”，该部件获得总线使用权。 ④“总线忙”维持到数据传送完毕。 ⑤数据传送完，去除“总线忙”。 ⑥当“总线请求”线上有新的请求，就开始下一个总线分配过程。 优点：①优先次序灵活性强；②可靠性高。 缺点：①控制线数较多；②扩展性较差；③控制较为复杂；④总线分配受限于计数信号，不能很高。 集中式独立请求方式，过程：

计算机系统结构试卷B

《计算机系统结构B卷》 一、填空题（每小题1.5分，共30分）。 1．对系列机而言，必须保证做到软件，力争做到软件向上兼容。 2．由软件实现的计算机称之为。 3. 多处理机系统按组织形式分有三种，功能分布是多处理机系统分工方式。 4．依据从哪一层开始设计，计算机体系结构设计的主要方法有三种，占据主导地位的是设计。 5. 在先行控制方式实现流水线的处理器中，有先行指令、先行操作、先行读数和后行写数等四个缓冲栈，缓冲深度最大的是。 6.按流水线的功能多寡分，可分为单功能流水线和。 7. 用于表示非线性流水线中的任务对未进入流水线的后继任务流入流水线的时间间隔的约束称为。 8.中断转移相关处理的基本方法包括不精确断点法和。 9. 互连网络中任意两个结点之间距离的最大值称为。 10．在多级交叉开关互联网络中，交叉开关的控制方式有、组控制和单元控制。 11. 在多计算机系统的互连网络中，通信模式包括、选播、广播和会议等四种。 12. 描述网络寻径效率常用的两个参数是通道流量和。 13．自定义数据表示包括标志符和两种数据表示。 14. 浮点数尾数基值越大，浮点数表示的数据范围。 15. 根据运算类型指令操作数存储方法不同，指令集结构可分为堆栈型、累加器型和。 16. 标量处理机是否高度并行是以指令级并行度（ILP）为来区分。 17．存储系统的基本存储层次有、主存储器和辅助存储器。 18. 采用并行存储器的目的是。 19. 从时间开销来看，伪命中的时间正常命中的时间。 20. 增加Cache存储系统的相联度，可降低Cache的不命中率，但会增加Cache 的。

二、简答题(每小题6分，共30分)。 1．多计算机系统和多处理机系统的差别有哪几方面？其中最根本的差别是哪个方面？ 2. 什么是流水线相关？流水线相关可分为哪几大类？ 3. 什么是动态互连网络？动态互连网络的互联形式有哪几种？ 4. 指令系统设计包括哪两个方面？指令格式优化设计的目的是什么？ 5. 维护Cache与主存一致性的更新算法有哪些? 三、分析题(第一小题8分，第二小题12分，共20分)。 1．某种处理机10条指令的使用频度分别为：0.25，0.20，0.15，0.10，0.08，0.08，0.05，0.04 ，0.03 ，0.02，试画出该处理机进行Huffman编码时的一棵Huffman树。 2. 在某采用全相联映象、相联目录表实现地址变换Cache存储器中，Cache 的容量是8KB，主存是由4个存储体组成的低位交叉访问存储器，主存总容量是32MB，每一个存储体的字长是32位，。 （1）写出主存地址和Cache地址的格式，并标出各字段的长度。 （2）说明目录表的行数、相联比较的位数和目录表的宽度。 四、计算题(第一小题8分，第二小题12分，共20分)。 1. 设16个处理器编号分别为0、1、……、15，用单级互连网络连接，当互连函数分别为：（1）Cube3、（2）PM+3、（3）Shuffle（Shuffle）时，第13号处理器分别与哪一个处理器相连? 2. 有一条5个功能段的线性动态多功能流水线如图所示，其中1→2→3→5功能段组成加法流水线，1→4→5功能段组成乘法流水线，设每个功能段的延迟时间 均相等为△t。用这条流水线计算F=4 1() i i i a b = + ∏，画出流水线时空图，并计算流水线的实际吞吐率、加速比和效率。 Z

操作系统》第章教材习题解答

第4章存储管理 “练习与思考”解答 1．基本概念和术语 逻辑地址、物理地址、逻辑地址空间、内存空间、重定位、静态重定位、动态重定位、碎片、碎片紧缩、虚拟存储器、快表、页面抖动 用户程序经编译之后的每个目标模块都以0为基地址顺序编址，这种地址称为相对地址或逻辑地址。 内存中各物理存储单元的地址是从统一的基地址开始顺序编址的，这种地址称为绝对地址或物理地址。 由程序中逻辑地址组成的地址范围叫做逻辑地址空间，或简称为地址空间。 由内存中一系列存储单元所限定的地址范围称作内存空间，也称物理空间或绝对空间。 程序和数据装入内存时，需对目标程序中的地址进行修改。这种把逻辑地址转变为内存物理地址的过程称作重定位。 静态重定位是在目标程序装入内存时，由装入程序对目标程序中的指令和数据的地址进行修改，即把程序的逻辑地址都改成实际的内存地址。 动态重定位是在程序执行期间，每次访问内存之前进行重定位。这种变换是靠硬件地址转换机构实现的。 内存中这种容量太小、无法被利用的小分区称作“碎片”或“零头”。 为解决碎片问题，移动某些已分配区的内容，使所有进程的分区紧挨在一起，而把空闲区留在另一端。这种技术称为紧缩（或叫拼凑）。 虚拟存储器是用户能作为可编址内存对待的虚拟存储空间，它使用户逻辑存储器与物理存储器分离，是操作系统给用户提供的一个比真实内存空间大得多的地址空间。 为了解决在内存中放置页表带来存取速度下降的矛盾，可以使用专用的、高速小容量的联想存储器，也称作快表。 若采用的置换算法不合适，可能出现这样的现象：刚被换出的页，很快又被访问，为把它调入而换出另一页，之后又访问刚被换出的页，……如此频繁地更换页面，以致系统的大部分时间花费在页面的调度和传输上。此时，系统好像很忙，但实际效率却很低。这种现象称为“抖动”。 2．基本原理和技术 （1）存储器一般分为哪些层次？各有何特性？ 存储器一般分为寄存器、高速缓存、内存、磁盘和磁带。 CPU内部寄存器，其速度与CPU一样快，但它的成本高，容量小。 高速缓存（Cache），它们大多由硬件控制。Cache的速度很快，它们放在CPU内部或非常靠近CPU的地方。但Cache的成本很高，容量较小。 内存（或称主存），它是存储器系统的主力，也称作RAM（随机存取存储器）。CPU可以直接存取内存及寄存器和Cache中的信息。然而，内存中存放的信息是易变的，当机器电源被关闭后，内存中的信息就全部丢失了。 磁盘（即硬盘），称作辅助存储器（简称辅存或外存），它是对内存的扩展，但是CPU不能直接存取磁盘上的数据。磁盘上可以永久保留数据，而且容量特别大。磁盘上数据的存取速度低于内存存取速度。 磁带保存的数据更持久，容量更大，但它的存取速度很慢，而且不适宜进行随机存取。所以，磁带设备一般不能用做辅存。它的主要用途是作为文件系统的后备，存放不常用的信息或用做系统间传送信息的介质。 （2）装入程序的功能是什么？常用的装入方式有哪几种？ 装入程序的功能是根据内存的使用情况和分配策略，将装入模块放入分配到的内存区中。 程序装入内存的方式有三种，分别是绝对装入方式、可重定位装入方式和动态运行时装入方式。

完整版计算机体系结构课后习题原版答案_张晨曦著

第1章计算机系统结构的基本概念 (1) 第2章指令集结构的分类 (10) 第3章流水线技术 (15) 第4章指令级并行 (37) 第5章存储层次 (55) 第6章输入输出系统 (70) 第7章互连网络 (41) 第8章多处理机 (45) 第9章机群 (45) 第1章计算机系统结构的基本概念 1.1 解释下列术语 层次机构：按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构，每一层以一种不同的语言为特征。这些层次依次为：微程序机器级，传统机器语言机器级，汇编语言机器级，高级语言机器级，应用语言机器级等。 虚拟机：用软件实现的机器。 翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，实现程序的功能。

解释：对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段等效程序。执行完后，再去高一级机器取下一条语句或指令，再进行解释执行，如此反复，直到解释执行完整个程序。 计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。 在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。 计算机组成：计算机系统结构的逻辑实现，包含物理机器级中的数据流和控制流的组成以及逻辑设计等。 计算机实现：计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。 系统加速比：对系统中某部分进行改进时，改进后系统性能提高的倍数。 Amdahl定律：当对一个系统中的某个部件进行改进后，所能获得的整个系统性能的提高，受限于该部件的执行时间占总执行时间的百分比。 程序的局部性原理：程序执行时所访问的存储器地址不是随机分布的，而是相对地簇聚。包括时间局部性和空间局部性。

计算机系统结构期末考试题目

第一章： 1.计算机系统结构的定义 答：由程序设计者看到的一个计算机系统的属性，即概念性结构和功能特性。 2.透明性概念 答：在计算机技术中，一种本来是存在的事物或属性，但从某种角度看似乎不存在，称为透明性现象。 3.兼容性向后兼容 兼容性：同一个软件可以不加修改地运行于系统结构相同的各档机器，可获得相同的结果，差别只在于不同的运行时间。 向后兼容：按某个时期投入市场的某种型号机器编制的程序，不加修改就能运行于在它之后投入市场的机器。 4.Amdahl定律 答：系统中某一部件由于采用某种更快的执行方式后整个系统性能的提高与这种执行方式的使用频率或占总执行时间的比例有关。 5.CPI 答：每条指令的平均时钟周期数。 6.MIPS 答：每秒百万条指令数！MIPS=时钟频率/(CPI*10^6) 7.MFLOPS 答：每秒百万次浮点操作次数。MFLOPS=程序中的浮点操作次数/(执行时间*10^6) 8.命中率的概念 答： 9.Flynn分类法是按指令流和数据流的多倍性特征进行计算机系统结构的划分 答：①单指令流单数据流SISD ②单指令流多数据流SIMD ③多指令流单数据流MISD （实际不存在）④多指令流多数据流MIMD 10.计算机系统设计的定量原理（四个） 答：①加快经常性事件的速度②Amdahl定律③CPU性能公式④访问的局部性原理11.CPI和加速比的计算 答：CPI=CPU时钟周期数/IC CPU时间=CPU时钟周期数/频率 CPU时间=CPU时钟周期*时钟周期长 加速比=（采用改进措施后的性能）/（没有采用改进措施前的性能） =(没有采用改进措施前执行某任务的时间)/(采用改进措施后执行某任务的时间) 12.软硬件实现的特点 硬件实现：速度快、成本高；灵活性差、占用内存少 软件实现：速度低、复制费用低；灵活性好、占用内存多 13.系统评价的标准 ①运算速度②存储器系统③其他性能④成本标准

(完整版)计算机系统结构试题及答案

计算机系统结构复习题 单选及填空： 计算机系统设计的主要方法 1、由上往下的设计（top-down） 2、由下往上的设计（bottom-up） 3、从中间开始（middle-out） Flynn分类法把计算机系统的结构分为以下四类： （1）单指令流单数据流 （2）单指令流多数据流 （3）多指令流单数据流 (4) 多指令流多数据流 堆栈型机器：CPU 中存储操作数的单元是堆栈的机器。 累加器型机器：CPU 中存储操作数的单元是累加器的机器。 通用寄存器型机器：CPU 中存储操作数的单元是通用寄存器的机器。 名词解释： 虚拟机：用软件实现的机器叫做虚拟机，但虚拟机不一定完全由软件实现，有些操作可以由硬件或固件（固件是指具有软件功能的固件）实现。 系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。 兼容机：它是指由不同公司厂家生产的具有相同系统结构的计算机。 流水线技术：将一个重复的时序过程，分解成为若干个子过程，而每一个子过程都可有效地在其专用功能段上与其它子过程同时执行。 单功能流水线：指流水线的各段之间的连接固定不变、只能完成一种固定功能的流水线。 多功能流水线：指各段可以进行不同的连接，以实现不同的功能的流水线。 顺序流水线：流水线输出端任务流出的顺序与输入端任务流入的顺序完全相同。 乱序流水线：流水线输出端任务流出的顺序与输入端任务流入的顺序可以不同，允许后进入流水线的任务先完成。这种流水线又称为无序流水线、错序流水线、异步流水线。 吞吐率：在单位时间内流水线所完成的任务数量或输出结果的数量。 指令的动态调度：

是指在保持数据流和异常行为的情况下，通过硬件对指令执行顺序进行重新安排，以提高流水线的利用率且减少停顿现象。是由硬件在程序实际运行时实施的。 指令的静态调度： 是指依靠编译器对代码进行静态调度，以减少相关和冲突。它不是在程序执行的过程中、而是在编译期间进行代码调度和优化的。 超标量： 一种多指令流出技术。它在每个时钟周期流出的指令条数不固定，依代码的具体情况而定，但有个上限。 超流水：在一个时钟周期内分时流出多条指令。 多级存储层次： 采用不同的技术实现的存储器，处在离CPU不同距离的层次上，各存储器之间一般满足包容关系，即任何一层存储器中的内容都是其下一层（离CPU更远的一层）存储器中内容的子集。目标是达到离CPU最近的存储器的速度，最远的存储器的容量。 写直达法： 在执行写操作时，不仅把信息写入Cache中相应的块，而且也写入下一级存储器中相应的块。写回法： 只把信息写入Cache中相应块，该块只有被替换时，才被写回主存。 集中式共享多处理机： 也称为对称式共享存储器多处理SMP。它一般由几十个处理器构成，各处理器共享一个集中式的物理存储器，这个主存相对于各处理器的关系是对称的， 分布式共享多处理机： 它的共享存储器分布在各台处理机中，每台处理机都带有自己的本地存储器，组成一个“处理机-存储器”单元。但是这些分布在各台处理机中的实际存储器又合在一起统一编址，在逻辑上组成一个共享存储器。这些处理机存储器单元通过互连网络连接在一起，每台处理机除了能访问本地存储器外，还能通过互连网络直接访问在其他处理机存储器单元中的“远程存储器”。 多Cache一致性： 多处理机中，当共享数据进入Cache，就可能出现多个处理器的Cache中都有同一存储器块的副本，要保证多个副本数据是一致的。 写作废协议： 在处理器对某个数据项进行写入之前，它拥有对该数据项的唯一的访问权 。 写更新协议： 当一个处理器对某数据项进行写入时，它把该新数据广播给所有其它Cache。这些Cache用该新数据对其中的副本进行更新。 机群：是一种价格低廉、易于构建、可扩放性极强的并行计算机系统。它由多台同构或异构

计算机操作系统教程课后答案

第一章绪论 1．什么是操作系统的基本功能? 答：操作系统的职能是管理和控制汁算机系统中的所有硬、软件资源，合理地组织计算 机工作流程，并为用户提供一个良好的工作环境和友好的接口。操作系统的基本功能包括： 处理机管理、存储管理、设备管理、信息管理(文件系统管理)和用户接口等。 2．什么是批处理、分时和实时系统?各有什么特征? 答：批处理系统(batchprocessingsystem)：操作员把用户提交的作业分类，把一批作业编成一个作业执行序列，由专门编制的监督程序(monitor)自动依次处理。其主要特征是：用户脱机使用计算机、成批处理、多道程序运行。 分时系统(timesharingoperationsystem)：把处理机的运行时间分成很短的时间片，按时间片轮转的方式，把处理机分配给各进程使用。其主要特征是：交互性、多用户同时性、独立性。 实时系统(realtimesystem)：在被控对象允许时间范围内作出响应。其主要特征是：对实时信息分析处理速度要比进入系统快、要求安全可靠、资源利用率低。 3．多道程序(multiprogramming)和多重处理(multiprocessing)有何区别? 答；多道程序(multiprogramming)是作业之间自动调度执行、共享系统资源，并不是真正地同时执行多个作业；而多重处理(multiprocessing)系统配置多个CPU，能真正同时执行多道程序。要有效使用多重处理，必须采用多道程序设计技术，而多道程序设计原则上不一定要求多重处理系统的支持。 4．讨论操作系统可以从哪些角度出发，如何把它们统一起来? 答：讨论操作系统可以从以下角度出发： (1)操作系统是计算机资源的管理者； (2)操作系统为用户提供使用计算机的界面； (3)用进程管理观点研究操作系统，即围绕进程运行过程来讨论操作系统。

计算机系统结构_课后答案

习题一 1、解释下列术语 计算机系统的外特性：通常所讲的计算机系统结构的外特性是指机器语言程序员或编译程序编写者所看到的外特性，即由他们所看到的计算机的基本属性（概念性结构和功能特性）。 计算机系统的内特性：计算机系统的设计人员所看到的基本属性，本质上是为了将有关软件人员的基本属性加以逻辑实现的基本属性。 模拟：模拟方法是指用软件方法在一台现有的计算机上实现另一台计算机的指令系统。 可移植性：在新型号机出台后，原来开发的软件仍能继续在升级换代的新型号机器上使用，这就要求软件具有可兼容性，即可移植性。可兼容性是指一个软件可不经修改或只需少量修改，便可由一台机器移植到另一台机器上运行，即同一软件可应用于不同环境。 Amdahl 定律：系统中对于某一部件采用某种更快的执行方式所能获得的系统性能改进程度，取决于这种执行方式被使用的频度或占总执行时间的比例。 虚拟机（Virtual Machine ）：指通过软件模拟的具有完整硬件系统功能的、运行在一个完全隔离环境中的完整计算机系统。 6、 7、假定求浮点数平方根的操作在某台机器上的一个基准测试程序中占总执行时间的20%，为了增强该操作的性能，可采用两种不同的方法：一种是增加专门的硬件，可使求浮点数平方根操作的速度提高为原来的20倍；另一种方法是提高所有浮点运算指令的速度，使其为原来的2倍，而浮点运算指令的执行时间在总执行时间中占30%。试比较这两种方法哪一种更好些。 答：增加硬件的方法的加速比23.120 /2.0)2.01(1 1=+-= p S , 另一种方法的加速比176.12 /3.0)3.01(1 2=+-=p S ，经计算可知Sp1>Sp2第一种方 法更好些。 9、假设高速缓存Cache 的工作速度为主存的5倍，且Cache 被访问命中的概率

计算机系统结构考试题库及答案

计算机系统结构试题及答案 一、选择题（50分，每题2分，正确答案可能不只一个，可单选 或复选） 1.（CPU周期、机器周期）是内存读取一条指令字的最短时间。 2.（多线程、多核）技术体现了计算机并行处理中的空间并行。 3.（冯?诺伊曼、存储程序）体系结构的计算机把程序及其操作数 据一同存储在存储器里。 4.（计算机体系结构）是机器语言程序员所看到的传统机器级所具 有的属性，其实质是确定计算机系统中软硬件的界面。 5.（控制器）的基本任务是按照程序所排的指令序列，从存储器取 出指令操作码到控制器中，对指令操作码译码分析，执行指令操作。 6.（流水线）技术体现了计算机并行处理中的时间并行。 7.（数据流）是执行周期中从内存流向运算器的信息流。 8.（指令周期）是取出并执行一条指令的时间。 9.1958年开始出现的第二代计算机，使用（晶体管）作为电子器件。 10.1960年代中期开始出现的第三代计算机，使用（小规模集成电路、 中规模集成电路）作为电子器件。 11.1970年代开始出现的第四代计算机，使用（大规模集成电路、超 大规模集成电路）作为电子器件。 12.Cache存储器在产生替换时，可以采用以下替换算法：（LFU算法、 LRU算法、随机替换）。

13.Cache的功能由（硬件）实现，因而对程序员是透明的。 14.Cache是介于CPU和（主存、内存）之间的小容量存储器，能高 速地向CPU提供指令和数据，从而加快程序的执行速度。 15.Cache由高速的（SRAM）组成。 16.CPU的基本功能包括（程序控制、操作控制、时间控制、数据加 工）。 17.CPU的控制方式通常分为：（同步控制方式、异步控制方式、联合 控制方式）反映了时序信号的定时方式。 18.CPU的联合控制方式的设计思想是：（在功能部件内部采用同步控 制方式、在功能部件之间采用异步控制方式、在硬件实现允许的情况下，尽可能多地采用异步控制方式）。 19.CPU的同步控制方式有时又称为（固定时序控制方式、无应答控 制方式）。 20.CPU的异步控制方式有时又称为（可变时序控制方式、应答控制 方式）。 21.EPROM是指（光擦可编程只读存储器）。 22.MOS半导体存储器中，（DRAM）可大幅度提高集成度，但由于（刷 新）操作，外围电路复杂，速度慢。 23.MOS半导体存储器中，（SRAM）的外围电路简单，速度（快），但 其使用的器件多，集成度不高。 24.RISC的几个要素是（一个有限的简单的指令集、CPU配备大量的 通用寄存器、强调对指令流水线的优化）。

操作系统教程习题答案

《操作系统教程》习题答案

习题1 1．单项选择题 （1）大中小型计算机是以为中心的计算机系统。 A、CPU B、存储器 C、系统总线 D、通道 （2）以下关于操作系统的说法正确的是。 A、批处理系统是实现人机交互的系统 B、批处理系统具有批处理功能，但不具有交互能力 C、分时系统是实现自动控制，无须人为干预的系统 D、分时系统即具有分时交互能力，又具有批处理能力 （3）操作系统的职能是管理软硬件资源、合理地组织计算机工作流程和。 A、为用户提供良好的工作环境和接口 B、对用户的命令作出快速响应 C、作为服务机构向其它站点提供优质服务 D、防止有人以非法手段进入系统 （4）设计实时操作系统时，首先应考虑系统的。 A、可靠性和灵活性 B、实时性和可靠性 C、优良性和分配性 D、灵活性和分配性 （5）多道程序设计是指。 A、在分布式系统中同一时刻运行多个程序 B、在一台处理器上并行运行多个程序 C、在实时系统中并发运行多个程序 D、在一台处理器上并发运行多个程序 （6）以下关于并发性和并行性的说法正确的是。 A、并发性是指两个及多个事件在同一时刻发生 B、并发性是指两个及多个事件在同一时间间隔内发生 C、并行性是指两个及多个事件在同一时间间隔内发生 D、并发性是指进程，并行性是指程序 （1）B （2）B （3）A （4）B （5）D （6）B 2．填空题 （1）微机是以总线为纽带构成的计算机系统。 （2）在批处理兼分时系统中，往往把由分时系统控制的作业称为前台作业，把由批处理系统控制的作业称为后台作业。 （3）在分时系统中，若时间片长度一定，则用户数越多，系统响应时间越慢。 （4）分布式操作系统能使系统中若干台计算机协同完成一个共同的任务，分解问题成为子计算并使之在系统中各台计算机上并行执行，以充分利用各计算机的优势。 （5）用户通过网络操作系统可以网络通信、资源共享，从而大大扩展了计算机的应用范围。 3．简答题 （1）什么是操作系统？现代操作系统的基本特征是什么？并发性 （2）什么是批处理系统，衡量批处理系统好坏的主要指标是什么？及时性 （3）试述分时系统的原理及其特性。时间片原则交互性同时性独立性及时性

计算机体系结构课后答案

计算机体系结构课后答案

计算机体系结构课后答案 【篇一：计算机体系结构习题(含答案)】 1、尾数用补码、小数表示，阶码用移码、整数表示，尾数字长p=6（不包括符号位），阶码字长q=6（不包括符号位），为数基值rm=16，阶码基值re=2。对于规格化浮点数，用十进制表达式写出如下数据（对于前11项，还要写出16进值编码）。 （1）最大尾数（8）最小正数 （2）最小正尾数（9）最大负数 （3）最小尾数（10）最小负数 （4）最大负尾数（11）浮点零 （5）最大阶码（12）表数精度 （6）最小阶码（13）表数效率 （7）最大正数（14）能表示的规格化浮点数个数 2．一台计算机系统要求浮点数的精度不低于10-7.2，表数范围正数不小于1038，且正、负数对称。尾数用原码、纯小数表示，阶码用移码、整数表示。 (1) 设计这种浮点数的格式 (2) 计算（1）所设计浮点数格式实际上能够表示的最大正数、最大负数、表数精度和表数效率。 3．某处理机要求浮点数在正数区的积累误差不大于2-p-1 ，其中，p是浮点数的尾数长度。 (1) 选择合适的舍入方法。

(2) 确定警戒位位数。 (3) 计算在正数区的误差范围。 4．假设有a和b两种不同类型的处理机，a处理机中的数据不带标志符，其指令字长和数据字长均为32位。b处理机的数据带有标志符，每个数据的字长增加至36位，其中有4位是标志符，它的指令数由最多256条减少到不到64条。如果每执行一条指令平均要访问两个操作数，每个存放在存储器中的操作数平均要被访问8次。对于一个由1000条指令组成的程序，分别计算这个程序在a处理机和b处理机中所占用的存储空间大小（包括指令和数据），从中得到什么启发？ 5．一台模型机共有7条指令，各指令的使用频率分别为35%，25%，20%，10%，5%，3%和2%，有8个通用数据寄存器，2个变址寄存器。 (1) 要求操作码的平均长度最短，请设计操作码的编码，并计算所设计操作码的平均长度。 6．某处理机的指令字长为16位，有双地址指令、单地址指令和零地址指令3类，并假设每个地址字 段的长度均为6位。 (1) 如果双地址指令有15条，单地址指令和零地址指令的条数基本相同，问单地址指令和零地址指令各有多少条？并且为这3类指令分配操作码。 (2) 如果要求3类指令的比例大致为1：9：9，问双地址指令、单地址指令和零地址指令各有多少条？并且为这3类指令分配操作码。 7．别用变址寻址方式和间接寻址方式编写一个程序，求c=a+b，其中，a与b都是由n个元素组成的一维数组。比较两个程序，并回答下列问题： (1) 从程序的复杂程度看，哪一种寻址方式更好？

计算机系统结构期末考试试题及其答案

计算机系统结构期末考试试题及其答案

《计算机系统结构》期末考试试卷A 卷第 2 页 共 24 页 计算机科学系《计算机系统结构》期末考试试卷（A 卷） 2、此试卷适用于计算机科学与技术本科专业。 一 单选题：(10分，每题1分) 1、 ."启动I/O"指令是主要的输入输出指 令，是属于（ B ） A.目态指令 B.管态指令 C.目态、管态都能用的指令 D.编译程序只能用的指令 2、 输入输出系统硬件的功能对(B )是透 明的 A.操作系统程序员 B.应用程序员 C.系统结构设计人员 D.机器语言程序设计员 3、 全相联地址映象是指（A ） A.任何虚页都可装入主存中任何实页的位置 B.一个虚页只装进固定的主存实页位置 C.组之间固定，组内任何虚页可装入任何实页位

置 D.组间可任意装入，组内是固定装入 4、( C ) 属于MIMD系统结构 A.各处理单元同时受一个控制单元的管理 B.各处理单元同时受同个控制单元送来的指令 C.松耦合多处理机和多计算机系统 D.阵列处理机 5、多处理机上两个程序段之间若有先写 后读的数据相关，则（B ） A.可以并行执行 B.不可能并行 C.任何情况均可交换串行 D.必须并行执行 6、计算机使用的语言是（B） A.专属软件范畴，与计算机体系结构无关 B.分属于计算机系统各个层次 C.属于用以建立一个用户的应用环境 D.属于符号化的机器指令 7、指令执行结果出现异常引起的中断是 （C ） A.输入/输出中断 B.机器校验中断 C.程序性中断 D.外部中断 《计算机系统结构》期末考试试卷A卷第 3 页共 24 页

《计算机系统结构》与参考答案

2．以下各类中断中，属于自愿中断的是 C. A. 外部中断 B. I/O中断 C. 执行“访管”指令 D. 机器校验中断 3.高速外部设备磁盘机适合连接于 C. A. 选择通道或字节多路通道 B. 数组多路通道或字节多路通道 C.数组多路通道或选择通道 D.任意一种通道 4.页式虚拟存储器页表的作用是 A . A. 反映虚页在主存的存储情况 B.仅反映虚页是否调入主存 C. 反映主存实页与Cache 的对应关系 D. 反映虚页在辅存的存储情况5．软件和硬件的功能在逻辑上是C的 . A.固件优于软件 B.不等价 C.等价 D.软件优于固件 6.计算机中最优化的操作码编码方法是D. A.BCD 码 B.ASCII码 C.扩展操作码 D.哈夫曼编码 7.从计算机系统执行程序的角度看，并行性等级由低到高分为四级A. A ．指令内部——指令之间——进程之间——程序之间 B ．指令之间——指令内部——进程之间——程序之间 C．进程之间——指令之间——指令内部——程序之间 D ．程序之间——进程之间——指令之间——指令内部 8.计算机系统多级层次结构中，操作系统机器级的直接上层是D. A ．传统机器级 B ．高级语言机器 C．应用语言机器级D．汇编语言机器级 9.全相联地址映像是指A. A. 任何虚页都可装入主存中任何实页的位置 B.一个虚页只装进固定的主存实页位置 C.组之间是固定的，而组内任何虚页可以装入任何实页位置 D.组间可任意装入，组内是固定装入 10．对于同一系列机，必须保证软件能够C. A ．向前兼容，并向上兼容 B ．向前兼容，并向下兼容C．向后兼容，力争向上兼容D ．向后兼容，力争向下兼容11．设有 16 个处理单元的并行处理机系统, 采用共享主存的方式. 若同时存取16 个数据 , 为避免存储器访问冲突, 共享主存的多体数量应该为C才合理 . A. 15 B. 16 C. 17 D. 19 12.软件兼容的根本特征是C. A.向前兼容 B.向后兼容 C. 向上兼容 D. 向下兼容 13.在下列机器中，能够实现软件兼容的机器是 B. A.完全不同种类的机型 B.系统结构相同的机器 C. 宿主机和目标机 D.虚拟机 14．输入输出系统硬件的功能对C是透明的。 A. 操作系统程序员 B. 所有类别的程序员 C. 应用程序员 D. 系统结构设计师 15.在下列各项选择中，对于机器( 汇编 ) 语言程序员透明的是 D. A.通用寄存器 B. 条件码 C.中断字 D.主存储器地址寄存器 一、单项选择题 1．在流水机器中，全局性相关是指 B. A.指令相关 B. 由条件转移指令引起的相关 C “先读后写”相关 D.“先写后读”相关 2．以下不属于多处理机操作系统类型的是A. A ．Windows 操作系统B．主从型操作系 C．浮动型操作系统 D ．各自独立型操作系统 3.下列不是数据流计算特点的是D. A. 设置状态 B.没有指令计数器 C.没有变量的概念 D.操作结果不产生副作用 4．若输入流水线的指令既无局部性相关，也不存在全局性相关，则B. A. 可获得高的吞吐率和效率 B.出现瓶颈 C.流水线的效率和吞吐率恶化 D.可靠性提高 5.消除“一次重叠”中的“指令相关”最好方法是B. A. 不准修改指令 B.设置相关专用通路 C.推后分析下条指令 D.推后执行下条指令 6．流水线的技术指标不包括A. A. 数据宽度 B.吞吐率 C.加速比 D.效率 7.按照弗林对处理机并行性定义的分类原则，阵列机ILLIAC IV属于B. A.SISD B.SIMD C.MISD D.MIMD 8．设 8 个处理器编号分别为0，1， 2，?，7 用 Cube0 互联函数时，第7 号处理机可以与第D号处理机相联 . A. 0 B. 2 C. 4 D. 6 9．多端口存储器适合于连接 B. A ．松耦合多处理机B．紧耦合多处理机C．机数很多的多处理机 D ．机数可变的多处理机 10.以下不属于堆栈型替换算法的是A. A ．先进先出法B．近期最久未用过法 C．近期最少使用法D．页面失效频率法 11．解决主存空间数相关的办法是C. A.基址值一次相关直接通路法 B.基址值二次相关直接通路法 C.通用寄存器组相关专用通路相关法 D. 推后读法 12. 一般来说 , 以下替换算法中 , 效果最优的替换算法是C. A. LRU 替换算法 B. FIFO 替换算法 C. OPT 替换算法 D. RAND替换算法

操作系统教程第5版部分习题标准答案

第一章： 一、3、10、15、23、27、35 3.什么是操作系统？操作系统在计算机系统中的主要作用是什么？ 操作系统是管理系统资源、控制程序执行、改善人机界面、提供各种服务,并合理组织计算机工作流程和为用户有效地使用计算机提供良好运行环境的一种系统软件. 主要作用 (1)服务用户—操作系统作为用户接口和公共服务程序 (2)进程交互—操作系统作为进程执行的控制者和协调者 (3)系统实现—操作系统作为扩展机或虚拟机 (4)资源管理—操作系统作为资源的管理者和控制者 10.试述系统调用与函数（过程）调用之间的区别。 （1）调用形式和实现方式不同； （2）被调用的代码位置不同； （3）提供方式不同 15.什么是多道程序设计？多道程序设计有什么特点？ 多道程序设计是指允许多个作业（程序）同时进入计算机系统内存并执行交替计算的方法。从宏观上看是并行的，从微观上看是串行的。 （1）可以提高CPU、内存和设备的利用率； （2）可以提高系统的吞吐率，使单位时间内完成的作业数目增加； （3）可以充分发挥系统的并行性，使设备和设备之间，设备和CPU之间均可并行工作。 23.现代操作系统具有哪些基本功能？请简单叙述之。 （1）处理器管理； （2）存储管理； （3）设备管理； （4）文件管理； （5）联网与通信管理。 27.什么是操作系统的内核？ 内核是一组程序模块，作为可信软件来提供支持进程并发执行的基本功能和基本操作，通常驻留在内核空间，运行于内核态，具有直接访问计算机系统硬件设备和所有内存空间的权限，是仅有的能够执行特权指令的程序。 35.简述操作系统资源管理的资源复用技术。

系统中相应地有多个进程竞争使用资源，由于计算机系统的物理资源是宝贵和稀有的，操作系统让众多进程共享物理资源，这种共享称为资源复用。 （1）时分复用共享资源从时间上分割成更小的单位供进程使用； （2）空分复用共享资源从空间上分割成更小的单位供进程使用。 . 二、2、5 2、答：画出两道程序并发执行图如下： (1) (见图中有色部分)。 (2)程序A无等待现象，但程序B有等待。程序B有等待时间段为180ms至200ms间(见 图中有色部分)。 5、答：画出三个作业并行工作图如下(图中着色部分为作业等待时间)：

计算机体系结构课后习题

第1章 计算机系统结构的基本概念 试用实例说明计算机系统结构、计算机组成与计算机实现之间的相互关系。 答：如在设计主存系统时，确定主存容量、编址方式、寻址范围等属于计算机系统结构。确定主存周期、逻辑上是否采用并行主存、逻辑设计等属于计算机组成。选择存储芯片类型、微组装技术、线路设计等属于计算机实现。 计算机组成是计算机系统结构的逻辑实现。计算机实现是计算机组成的物理实现。一种体系结构可以有多种组成。一种组成可以有多种实现。 计算机系统设计中经常使用的4个定量原理是什么？并说出它们的含义。 答：（1）以经常性事件为重点。在计算机系统的设计中，对经常发生的情况，赋予它优先的处理权和资源使用权，以得到更多的总体上的改进。（2）Amdahl 定律。加快某部件执行速度所获得的系统性能加速比，受限于该部件在系统中所占的重要性。（3）CPU 性能公式。执行一个程序所需的CPU 时间 = IC ×CPI ×时钟周期时间。（4）程序的局部性原理。程序在执行时所访问地址的分布不是随机的，而是相对地簇聚。 计算机系统中有三个部件可以改进，这三个部件的部件加速比为： 部件加速比1=30； 部件加速比2=20； 部件加速比3=10 （1） 如果部件1和部件2的可改进比例均为30%，那么当部件3的可改进比例为多少时，系统加速比才可以达到10？ （2） 如果三个部件的可改进比例分别为30%、30%和20%，三个部件同时改进，那么系统中不可加速部分的执行时间在总执行时间中占的比例是多少？ 解：（1）在多个部件可改进情况下，Amdahl 定理的扩展： ∑∑+-= i i i n S F F S )1(1 已知S 1＝30，S 2＝20，S 3＝10，S n ＝10，F 1＝，F 2＝，得： ） （）（10/20/0.330/0.30.30.3-11 1033F F +++++= 得F 3＝，即部件3的可改进比例为36%。 （2）设系统改进前的执行时间为T ，则3个部件改进前的执行时间为：（++）T = ，不可改进部分的执行时间为。 已知3个部件改进后的加速比分别为S 1＝30，S 2＝20，S 3＝10，因此3个部件改进后的执行时间为： T T T T T n 045.010 2.020 3.0303.0'=++= 改进后整个系统的执行时间为：Tn = + = 那么系统中不可改进部分的执行时间在总执行时间中占的比例是： 82.0245.02.0=T T 假设某应用程序中有4类操作，通过改进，各操作获得不同的性能提高。具体数据如下表所示： 操作类型 程序中的数量 （百万条指令） 改进前的执行时间 （周期） 改进后的执行时间 （周期）