PLL基本原理

锁相环基本原理

一个典型的锁相环（PLL ）系统，是由鉴相器（PD ），压控荡器（VCO ）和低通滤波器（LPF ）三个基本电路组成，如图1，

Ud = Kd (θi –θo) U F = Ud F （s ）

θi θo

图1

一．鉴相器（PD ）

构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。

异或门的逻辑真值表示于表1，图2是逻辑符号图。 表1 图2

从表1可知，如果输入端A 和B 分别送 2π 入占空比为50%的信号波形，则当两者

存在相位差?θ时，输出端F 的波形的 占空比与?θ有关，见图3。将F 输出波 形通过积分器平滑，则积分器输出波形

的平均值，它同样与?θ有关，这样，我

们就可以利用异或门来进行相位到电压 ?θ 的转换，构成相位检出电路。于是经积 图3 分器积分后的平均值（直流分量）为： U

U = Vdd * ?θ/ π (1) Vcc

不同的?θ，有不同的直流分量Vd 。 ?θ与V 的关系可用图4来描述。

从图中可知，两者呈简单线形关 1/2Vcc 系：

Ud = Kd *?θ (2)

1/2π π ?θ Kd 为鉴相灵敏度 图4

F

O o

U K dt

d =θV

PD LP F VC O Ui Uo V

A B F

__F = A B + A B F B

A

2． 边沿触发鉴相器 前已述及，异或门相位比较器在使用时要求两个作比较的信号必须是占空比为50%的波形，这就给应用带来了一些不便。而边沿触发鉴相器是通过比较两输入信号的上跳边沿（或下跳边沿）来对信号进行鉴相，对输入信号的占空比不作要求。

二． 压控振荡器（VCO ）

压控振荡器是振荡频率ω0受控制电压U F （t ）控制的振荡器，即是一种电压——频率变换器。VCO 的特性可以用瞬时频率ω0（t ）与控制电压U F （t ）之间的关系曲线来表示。未加控制电压时（但不能认为就是控制直流电压为0，因控制端电压应是直流电压和控制电压的叠加），VCO 的振荡频率，称为自由振荡频率ωom ，或中心频率，在VCO 线性控制范围内，其瞬时角频率可表示为： ωo （t ）= ωom + K 0 U F （t ）

式中，K 0——VCO 控制特性曲线的斜率，常称为VCO 的控制灵敏度，或称压控灵敏度。

三． 环路滤波器

这里仅讨论无源比例积分滤波器如图5。

其传递函数为：

1

)(1)

()()(212+++=

=

τττs s s U s U s K i O F

式中：τ 1 = R1 C τ 2 = R2 C

图5

四． 锁相环的相位模型及传输函数

图6

图6为锁相环的相位模型。要注意一点，锁相环是一个相位反馈系统，在环路中流通的是相位，而不是电压。因此研究锁相环的相位模型就可得环路的完整性能。 由图6可知：

R1

0640

V Kd KF (s)Ko /s

i o

e A -

（1） 当A 点断开环路时，锁相环的开环相位传输函数为

K L (S)=

S

s K K K s s F o d i o )

()

()(=

θθ

（2） 环路闭合时的相位传输函数为

H （S ）)

()()

()(S K K K S S K K K S S F o d F o d i O +=

=

θθ

（3） 环路闭合时的相位误差传输函数为 He （S ）=

)

()

()()

()

()(S K K K S S

S S S S S F o d i e i o i +=

=

-θθθθθ

当环路滤波器选用无源比例积分滤波器时，经推导可得：

H （S ）=

2

2

2

2

2)2(n

n n

n

n S S

S

K

ωξωωξω

ω++-

+

式中，2

12

ττω+=

K

n ，τ 1 = R1 C ,τ 2 = R2 C

2ξ=

n ω2

12

2

11

τττττ++

+K

ξ=

)1(21

22

1K

K

+

+τττ, K = Kd Ko

同样可得：

He(S)=

2

2

2

2n

n n S S S

K

S ωξωω+++

ωn 称为系统的固有频率或自然角频率；

ξ 称为系统的阻尼系数。

要注意的是上面讨论中的ω指的是输入信号相位的变化角频率，而不是输入信号本身的角频率。如输入信号是调频信号，则ω指的是调制信号的角频率而不是载波的角频率。

五． 锁相环的同步与捕捉

锁相环的输出频率（或VCO 的频率）ωo 能跟踪输入频率ωi 的工作状态，称为同步状态，在同步状态下，始终有ωo = ωi 。在锁相环保持同

步的条件下，输入频率ωi 的最大变化范围，称为同步带宽，用?ωH 表示。超出此范围，环路则失锁。

失锁时，ωo ≠ωi ，如果从两个方向设法改变ωi ，使ωi 向ωo 靠拢，

进而使?ωo =（ωi －ωo ）↓，当?ωo 小到某一数值时，环路则从失锁进入锁定状态。这个使PLL 经过频率牵引最终导致入锁的频率范围称为捕捉带?ωp 。

同步带?ωH ，捕捉带?ωp 和VCO 中心频率ωo 的 关系如图7。

图7

实验原理及步骤

利用CMOS 固有的低功耗、宽工作电源、集成度高等特点，可以设计出性能良好、使用方便的锁相环单片电路。其中CD4046是一种能工作在1MHZ 以下的通用PLL 产品，它广泛应用于通信计算机接口领域。 图8示出CD4046的电路方框功能图。在这个单片集成电路中，内含两个相位比较器，其中PD1是异或门鉴相器；PD2是边沿触发式鉴相器。另外电路中含有一个VCO ，一个前置放大器A1，一个低通滤波器输出缓冲放大器A2和一个

内部5V 基准稳压管。 从图8可看出，引脚（16）是正电源引入端；（8）脚是负电源端，在用单电源时接地；（6）脚，（7）脚外接电阻C67；（11）脚外接电阻R11和C67决

定了VCO 的自由振荡频率；（12）脚外

接电阻R12，它用作确定在控制电压为零时的最低振荡频率f omin ;(5)脚为

VCO 禁止端，当（5）脚加上“1”电平 图8 CD4046原理图

（即V DD ）时，VCO 停止工作，当为“0”

电平（即V SS ）时，VCO 工作；（14）脚是PLL 参考基准输入端；（4）脚是VCO 输出；（3）是比较输入端；（2）和（13）脚分别是PD1和PD2的输出端；（9）脚是VCO 的控制端；（10）是缓冲放大器的输出端；（1）脚和（2）脚配合可做锁定指示；（15）脚是内设5V 基准电压输出端

A1

PD 1

PD 2VC O

A2

+-14

3

46

71112

5816

213

9

10151

Ui VC C 404606040656V 0656P H o

V

表

实验一、PLL 参数测试

一、压控灵敏度K O 的测量

如图9，V （9）从0~9V 每隔1伏测一点，作出f-V(9)

曲线，从曲线求K O 。（K O 的单位是

rad/s.v ）同时测出V （9）=

1/2V DD = 4.5V 时VCO 的频率（即中心频率） 图9 二、鉴相灵敏度K d 的测量。 测量方框如图10，其中LPF

为附录3中的（b ）。由于取

值R 2=100K >> RW 和R2=

R3，则运放的同相增益： 22

32=+=

R R R K A 反相增益 ：12

3-=-

=R R K M 图10

所以运放的输出U A = K A U F + K M U M = 2U F - U W 信号源为—频率连续可调的方波发生器。

实验步骤

1. 用另一块4046（记为4046B ，图9那块记为4046A ）组装一信号源，如图11。

2. 按图10接实验图，注意运放324 和RW 的工作电压为9V 和-5V ，4046 的电压为9V 和OV 。由于实验中的稳 压电源只能提供两路电源，而实际需 要三路，所以应将稳压电源输出分别

调节到+12V 和-5V 。9V 电压由

经三端稳压器7809降压后提供。 图11

3. 断开信号源和4046A 的PD1的连接，调R W ，使4046A 的VCO 的频率为中心频率f O ，同时调信号源的输出频率也为4046A 的中心频率f O 。

4. 连接信号源和4046A 的PD1 ，用双踪示波器观察Ui 、U O ，可观察到两个锁定的方波信号，其相差约为π / 2。

5. 调R W ，观察Ud 波形的变化，用示波器观察Ud 、Ui 、U O ，应能观察到它们符合图3所示的相位关系。

6. 通过用示波器测Ud 的占空比测θe (参考图3)用数字电压表测U F （即U ），θe 从π/6到5π/6，每π/6测一点，作出U F ~ θe 曲线 ，并由曲线求出Kd （单位为V / Rad ）。可调节示波器X 轴扫描速度，让Ud 的一个周期在荧屏上显示整六格，则每格就代表π / 6，这样可以提高测量速度。 三、环路开环增益的测量（K H ）

图12 环路开环增益测量方块图

PD 1LP F VC O

Ui 1Ui 2

Uo

ou t2

ou t1

开环增益即为环路直流总增益K H = Δω/Δθ= Kd K 0 K F （0），式中K F （0）为频率为0时，环路低通滤波器的传递函数，显然当用比例积分滤波器时， K F （0）=1，∴K H = Kd K 0。

实验方块图如图12，注意不用运放，LPF 为附录3中的（b ）。当鉴相器比较两同相信号时，U F = 0，VC0振荡于fmin; 当鉴相器比较两反相信号时，U F = VDD ，VCO 振荡于fmax 。做这实验时应注意是开环。 在理想情况下

K H =Δω/Δθ =2πΔf/Δθ = 2π (fmax - fmin)/π =2(fmax - fmin) 实验中信号源即为图11信号源，其Out1和Out2为倒相信号。

四、同步带、捕捉带测量

实验方块如图13（LPF 为附录3中的（b ））。

图13同步带、捕捉带测量方块图

1. 同步带的测量：调信号源（图11）频率约为４０４６Ａ的中心频率。示波器分别测Ui 和Uo ，并以Ui 作为示波器的触发同步信号，频率计测Ui ，这时示波器可显示两个稳定的波形，即Ui 和Uo 是锁定的。在一定范围内缓慢改变信号源频率，可看到两个波形的频率同时变化，且都保持稳定清晰，这就是跟踪。但当信号源频率远大于（高端）或远小于（低端）４０４６Ａ的中心频率时，Ui 波形还保持稳定清晰，但Uo 不能保持稳定清晰，这就是失锁。记下刚出现失锁时的Ui 频率即高端频率f HH 和低端频率f HL ，则同步带Δf H ＝ f HH －f HL 。由于我们用的是PD1，是异或门相鉴器，当Ui 和Uo 为分数倍数关系时，也可能出现两个稳定的波形，这种情况应认为是“失锁”。只有出现两个同频的稳定波形时才认为是“锁定。

2．捕捉带的测量：环路失锁后，缓慢改变信号源频率， 从高端或低端向

V

PD1LPF VCO

Ui

Uo

信号源

４０４６Ａ的中心频率靠近，

分别为f ＰH 和f ＰL 捕捉带Δf P ＝f PH －f PL 。

五、ωn 、ξ的测量

实验如图 14。我们知道，改变时（即对应Uj 方波的前后沿），U F 一次阻尼振荡。从阻尼振荡波形可测出A1、T ，其物理意义见图14。并由 A1、A2、T PLL 的ωn 和ξ：

)

ln(

)ln(

2

12

2

1A A A A +=

π

ξ

2

11ξ

ω

ω-=n

2

2

11111ξ

ξ

-=

-=T

f

f n

实验步骤：

断开4046B （4）与4046A （14） 的连线，分别调W2、W1使4046A 与4046B 都振荡在 4046A 的中心频率上。然后接上连线，这时应可观察到锁定波形。再加入Ui （几百H Z ，几百mV p-p 的方波）。示波器测U F 和Ui ，LPF 为附录3中的（a ），记录U F 的A1、A2，T ，并计算出ξ和ωn 。

要注意的是，U F 是叠加有高频信号的低频阻尼振荡信号。A1、A2，T 应是低频信号的振幅和周期。

图14 Wn 、ξ测试图

U F

实验二、PLL 应用实验

一、PLL 频率合成器实验

频率合成器的基本原理如图15。 fi 从PLL 原理知，当PLL 处于锁定状 fo 态时，PD 两个输入信号的频率一定 精确相等。所以可得：

f 0 = N fi

图15

若fi 为晶振标准信号，则通过改变分频比N ，便可获得同样精度的不同频率信号输出。选用不同的分频电路就可组成各种不同的频率合成器。

一）1KHZ 标准信号源制作

1、 用CMOS 与非门和4M 晶体组成 4MHz 振荡器，如图16。图中Rf 使

F1工作于线性放大区。晶体的等效

电感，C1、C2构成谐振回路。C1、 C2可利用器件的分布电容不另接。

F1、F2、F3使用CD4069。

2、据讲义后面的CD4518管脚图， 测量并画出Q1，Q2、Q

3、Q4及

CP 之间的相位关系图。CD4518 图16 是CMOS 器件，输入的CP 信号一

定要用CMOS 信号,即低电平为地，高电平接近VDD ，（不能用直流电平为0的交流方波信号）其高低电平不能超过器件电源的正负电平。测量时示波器的一个通道固定测Q4，都以Q4作示波器的同步触发源，且以Q4的下降沿作示波器的开始扫描点，另一个通道轮流测其他信号（CP 、Q1、Q2、Q3）这样就能保证相位准确而且开始扫描点为计数器的“0”状态。同时调节CP 信号的频率或示波器的扫描速度让示波器标尺的每大格代表一个CP 周期。这样就可方便测量。CD4518是BCD 码计数器，其真值表不难自己写出，然后和测出的波形进行对照，理解其工作原理，尤其是Q2的波形特别注意。

3、根据上面测出的4518的波形图，用二片CD4518（共4个计数器）组成一个4000分频器，也就是一个四分频器，三个十分频器，这样就可把4MHz 的晶振信号变成1KHz 的标准信号。连线时应注意清零端的灵活应用

V

PD LP F VC O 1/N

Ui Uo

二）、用一片CD4017作分频器组成2-9KHZ 频率合成器

1、根据附录2中的4017管脚图，用示波器测试4017（十进制计数分配器）功能。测量时应固定一个通道测“0” ，并以该信号作作示波器的同步触发源，且以上升沿作示波器的开始扫描点。测量并画出4017的“0”，“1”，“2”，“9”输出端信号相对CP 信号的波形。理解4017的工作原理。

2、将CP （14）作输入端，“0”（3）作输出端，R(15)分别接“2”、“3”，┅“9”则4017就成为二、三，┅“九”等分频器，理解其工作原理。将上述4017组成的分频器代入图15中的1/N 分频器，就组成2——9KHZ 频率合成器。 如图17

三）、拨盘开关式1——999KHZ

频率合成器 1、单片CD4522频率合成器。 CD4522是可预置数的二一十 进制1/N 减计数器。其引脚见附录。

其中D1-D4是预置端，Q1—Q4 是计数器输出端，其余控制端的

功能如下：

PE （3）=“1”时D1—D4值置 进计数器 EN （4）=“0”且CP （6）时，计 数器（Q1—Q4）减计数；

CF （13）=“1”且计数器（Q1—Q4）减到“0”时，QC(12)=“1” 图17 2——9KHz 频率合成器 Cr(10) =“1”时，计数器清零。 （1）单片4522分频器，如图18

拨盘开关为BCD 码开关，如当数据

窗口显示“3”时则A 和“1”“2” 相连；当显示“5”时，则A 和“1”

“4”相连，其余类推。4个100K

电阻用来保证当拨盘开关为某脚不 和A 工作过程是这样的：设拨盘开关拨 到“N ”，当某时刻PE （3）=“1”，

图18 单片4522分频

V

V

则N 置到IC 内的计数器中，下一个CP 来时，计数器减计数变为N-1，……，一直到第N 个CP 来时，计数器为0。这时由于CF （13）=“1”，∴QC （12）=“1”，也即PE （3）=“1”又恢复到开始状态，开始一个新的循环。很显然，每来个N 个CP ，QC （12）就会出现一个高电平，也就是QC （12）应是CP 的N 分频信号。

实验步骤：如图18连好，让拨盘开关分别为1，2，……9，用示波器观察CP

（6）和QC （12）的波形。

（2）单片CD4522频率合成器

用图18电路代替图17中4017部分，组成1－9KHz 频率合成器

2、用三片4522组成1——999HHZ 频率合成器

如图19，最终应做到拨盘开关的数值是多少，VCO 输出信号的频率就是多少KHz 。（注意：该电路后面还要用，该实验做完后暂时不要拆掉）

图19

V

V

四）、健盘置数式1——999KHZ 频率合成器。

就是用数字健盘以及一些数字IC 替代b 实验中的拨盘开关组成1——999KHZ 频率合成器。最终应做到：当顺序按键盘的任意三个健（如5.9.2）时，则输出信号的频率就为592KHz 。置数部分的框图如图20

V

去4522置数端

号码脉冲及开门脉冲形成电路

制、引导电路

计数、置数电路

图20 1、号码脉冲发生器

号码脉冲发生器的核心是电话号码脉冲发生器专用IC ：HM9102D （图21），其技术资料如下：

HM9102D 可输出号码脉冲，也可输出双音多频信号。其引脚功能为： R1、R2、R3、R4、C1、C2、C3、C4与键盘的相应的引线相连。 HKS ： 启动脚。 HKS = “0”时，启动（片选） B ／M ：断续比选择。 B ／M = 5V 时，断续比为 2 ：1 B ／M = 0V 时，断续比为1.5 ：1 MODE ：模式选择。 MODE = 5V 时，脉冲方式

MODE = 0V 时，双音多频方式（DTMF ）

SOC1、SOC2：外接3.58MHz 晶体 VDD = 5V VSS = 0V

T ／PM ：静噪输出，拨号时为“0”。 （使用时悬空） DP ： 号码脉冲输出（负脉冲），OC 电路。 DTMF ：双音多频（DTMF ）信号输出。

图21

V

R1R2R3R4HKS B/M MODE OSC1OSC2VDD

VSS DTMF T/PM DP

C1C2C3C4123456789101112131415161718HM9102D

OUT

1234567890*#CO L1

CO L2

CO L3

RO W1

RO W2RO W3

RO W4黑棕红

黄绿

蓝紫电话机用键盘的内部结构如图22。

当按某数字时，实际上就是让某根 横线和某根竖线短接。如按一下 “5”就是让COL2和ROW2短接一

下。

（灰）

图22

根据上面资料，请用HM9102D 自己设计一个号码脉冲发生器，要求： 1) VDD = 5V ；

2) 断续比为1.5 ：1

3) 号码脉冲输出幅度为0到9V （注意：DP 输出端是OC 电路，上拉电阻取100K 。另外，为安全起见，输出和负载之间应串一个10K 电阻，如图21）

2、开门脉冲和记数脉冲发生器

为了使后面的控制引导电路能正常工作，还需一种开门脉冲。也就是每按一次键，即每输出一列脉冲（不管这一列含有几个号码脉冲）就要产生一个开门脉冲。同时为了使后面的记数电路能正确记数，还应保证“先开门后送计数脉冲”。也就是要求开门脉冲要比送到计数器的号码脉冲超前一点。所以开门脉冲和号码脉冲的时间关系应如图23所示。注意：HM9102D 输出的是负脉冲。

HM9102D 输出，作单稳的CP

单稳2输出，开门脉冲

单稳1输出，号码脉冲 图23

图24

V

V T T'V

91024098

单稳1单稳2

我们可用单稳电路（CD4098）达到上述目的，如图24。其中单稳1用后沿（上升沿）触发，C,R分别为47nF、470KΩ；单稳2用前沿（下降沿）触发，C,R分别为0.22μ、3M3Ω，这样单稳2的暂态时间T’大于触发信号周期T，就可连续触发，形成开门脉冲。

根据上述原理以及附录中4098的管脚功能，自己设计这部分电路

3、控制引导电路及计数、置数电路：

如图25。当按第一次键时，开门脉冲通过4017仅将百位的门（4011）打开，让紧接着来的号码脉冲通过，并对百位计数器（4518）计数。4518的输出就替代实验b中的拨盘开关作为4522的置数信号。当第二次按时，4017将百位和个位的门关死，打开十位的门，让号码脉冲对十位的计数器计数。第三次按时，则仅打开个位的门。在按百位数之前，应对4017和4518进行请零。

根据图25，搭出具体电路，完成1——999KHZ键盘置数式频率合成器。清零部分先设计成手动的，即清零通过一导线用手动式碰一下高电平。再设计成：当第四次按键盘时，自动清零。

图25

二、PLL 调频（FM ）解调 如图26，4046 B 组成FM 信号形成电路。4046A 组成PLL 式FM 解调电路。只要处于锁定状态，4046A （10）脚就输出叠加有一定载波成分的调制信号。经有源LPF 滤去载波成分就可解出调制信号。

实验步骤：

1．测由运放324组成的有源LPF 的截止频率f’（输入信号应加在10μ电容左

侧，但又不能加到4046A （10）脚。输出信号不能限幅）； 2．4046A(14)接地，测其中心频率f o （应断开4046B(4)） 3．调4046B(4)的VCO 频率至4046A 的f o ; 4．4046B(4)接4046A(14)，观察锁定波形；

加入Vi （100Hz ~1KHz 的正弦波）观察并画出Vi 、4046A(10)及V o 的波形。

图26

三、锁相式双音多频信号（DTMF ）解码器 1、实验原理 在自动电话交换网中，有两种呼叫信号：一种是一串串脉冲信号（如前面实验中用的HM9102D 产生的信号）；另一种是双音多频信号（DTMF ）。一台按纽电话机共有12个按纽，分别代表0~9等10数字及“*”、“#”两个符号。每按一个按纽就产生两种音调的信号。不同按纽有不同的音调组合。DTMF 信

10

号有两组音调，称高频群（H ）和低频群（L ），每个按纽各由H 和L 中的一个频率组成。按纽的频率组合如表2所示。 双音多频按纽电话有很多优点：选号速度比脉冲选号速度快得多；在通话状态时还能发送其他信号（如计算机数据或遥测遥控信号）；抗干扰性强，传输特性好等等。

表2

图27

为了产生DTMF 信号，现在有很多专用芯片，5087就是其中之一，5087已广泛应用于按键式新型电话机，程控交换机等通信设备和其它电子仪器，是我国优选的通信集成电路品种。其引脚如图27。

引出端功能说明

COL 1~ COL 4——列输入端。它们通过内部电阻Rc 保持于V SS 。当与一行输入相接时，该输入将呈有效逻辑电平（近似为V DD /2）

ROW 1~ ROW 4——行输入端。它们通过内部电阻R R 保持于V DD 。当与一行输入相接时，该输入将呈有效逻辑电平（近似为V DD /2）

OSC 1、OSC 0——振荡器输入与输出端，通常于两端间外接3.579545MHz 晶体，产生电路时钟信号。

MUTE ——静默输出。当无按键输入时，该CMOS 输出端为V SS 电平，当有一按键输入时，该端呈现V DD 电平。其输出状态与INH ST 无关。

XMTR ——发送转换开关。它实际是集电极接于V DD 的双极型晶体管之发射极输出，若无按键输入时，该输出保持在V DD 电平；若有一按键输入时，该端呈高阻态，其状态于INT ST 无关。

INH ST ——单音禁止输入。该端通过内部上拉电阻接于V DD 。若INH ST 悬空或接至V DD ，电路可产生单音或DTMF 信号，若INT ST 输入V SS 电平，则电路只会产生DTMF 信号，而禁止出现单音。

DTM F ——DTM F 信号输出端。它实际是集电极接于V DD 的NPN 晶体管之发射极输出。行和列单音经运放相加与稳幅后，加到晶体管的基极，经驱动

16151413121110987654321VD D XM TR CO L1CO L2CO L3VS S OS C1OS C2DT MF

IN HST RO W1

RO W2

RO W3

RO W4MU TE CO L4

5087

而输出。

5087的应用电路如图28

当按单键时，产生DTMF 信号；当同时按同一列，或同一行的多个键时产生该行或该列所对应的单音信号；当同时按不同行不同列的两键时，不产生信号。

图28

图29

双音多频（DTMF ）信号解码有多种方法，本实验利用具有很高频率选择性的锁相环集成电路来完成的。每当输入端收到某一键所对应的一对频率时，就输出一个表示该键的脉冲。

图29表示解码用的LM567锁相环集成电路的方框图。

R 1C 1决定振荡器的中心频率；R 2C 2是环路滤波器，其中C 2可在外部调整，改变其通频带。当环路锁定时，鉴相器 有一脉冲输出，经放大器 放大后由（8）脚输出低电平。当环路失锁时，（8）脚输出高电平。

LM567的中心频率为：

f 0=

1

11.1C R

式中：

R 1C 1的单位分别为欧姆和法拉。 环路带宽BW 为：

BW=2

1070

C f Vin o

式中，BW 是环路捕捉范围相对于中心频率f o 的百分率；

Vin 是输入信号有效值，应≤200 mV rms ，单位伏特； C 2单位为μf ；

f o 的单位为Hz 。

图30为用LM567进行单一频率检测电路。如567的中心频率为fo , 当ui 中包含有fo 成分时，（8）输出低电平，否则高电平。

DTMF 信号解码通常是由两个锁相环路成对运用的，分别调谐于输入的两个频率，如图31所示。当输入信号同时包含两个频率时，输出可或逻辑“1”。 图32是一个具有公共输入信号的按纽音调解码器，用以解调6组DTMF 信号。电路中用5个锁相环路，分别调谐于不同频率。电路的功能是能检测出输入信号是由五个频率中的哪两个频率组成，并驱动6个或非门产生表示6个数字的输出信号。（如用7个LM567和12个或非门则可解调12个DTMF 信号。）

W

图30

图31

Vi n

K

1）567捕捉带测试：

电路如图30。调W，

让(5)脚的频率为

1000Hz，

Vin=100mVrms（用数

字电压表测），测出捕

捉范围。

2）DTMF信号发生器。

电路如图28，一定要注

意IC的电源端不要接

错。用示波器观察单音

信号和双音信号（按双

键和单键），并用频率

计测7个单音信号频

率。

3）DTMF信号的解

码（PLL法），电路如

图32所示，6路输出对

应键盘的1、2、3、4、

5、6键。5块567中2

块调谐于低频群，3块

调谐于高频群。或非门

用CD4001，每个或非

门的输出端接一个如

图33的跟随器。最终

应做到按键盘中的某

个键时则对应的发光

二极管就亮起来

图33

四、PLL 数字调谐实验 现代的接收机（如电视机、收音机）大多采用超外差接收方式。如要接收的信号的载波频率为f C ，则接收机要产生一个本振信号，其频率f L =f C +f I ，其中f I 为中频。

在模拟调谐方式中，本振信号一般是由LC 振荡回路产生的。调谐（调台）时，一般是用改变LC 振荡回路中电容的容量（如改变变容二极管的反向偏压），来改变本振信号的频率，从而达到选台的目的。

在数字调谐方式中，本振信号则是用锁相环的方法来产生。即由晶振电路产生频率高稳定的标准信号，再用锁相环倍频的方法产生本振信号，通过改变锁相环反馈回路分频比的方法来改变本振信号频率，就象前面实验中用一片4046和三片4522以及1KHz 标准信号就可获得1~999KHz 信号一样。要获得某一准确的本振频率，只要在4522的置数端置入相应的数值（BCD 码）即可。所以数字调谐的关键就是解决如何置数的问题。在这个实验中我们是用键盘通过DTMF 编解码的方法来置数。最终应做到：如要接收某一载波信号（如f C =345KHz ）,则只要在键盘上按该载波的数值（即3，4，5三个键），就可得到f L =f C +f I =345+455=800 KHz 的本振信号。（这里中频f I 为455 KHz ）。最后信号发生器输出的载波信号和本振信号（4046的4脚输出的方波）经混频滤波后应得到455 KHz 的中频信号（用示波器观察）。

实验的方框图如图34。

图34 其中：

键盘和5087（或HM9102D ）组成DTMF 编码电路。

MT8870是DTMF 解码电路。当输入某个DTMF 编码信号（即按键盘的某

V

BCD

锁相环原理及应用

锁相电路（PLL）及其应用 自动相位控制（APC）电路，也称为锁相环路（PLL），它能使受控振荡器的频率和相位均与输入参考信号保持同步，称为相位锁定，简称锁相。它是一个以相位误差为控制对象的反馈控制系统，是将参考信号与受控振荡器输出信号之间的相位进行比较，产生相位误差电压来调整受控振荡器输出信号的相位，从而使受控振荡器输出频率与参考信号频率相一致。在两者频率相同而相位并不完全相同的情况下，两个信号之间的相位差能稳定在一个很小的围。 目前，锁相环路在滤波、频率综合、调制与解调、信号检测等许多技术领域获得了广泛的应用，在模拟与数字通信系统中已成为不可缺少的基本部件。 一、锁相环路的基本工作原理 1．锁相环路的基本组成 锁相环路主要由鉴频器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分所组成，其基本组成框图如图3-5-16所示。 图1 锁相环路的基本组成框图 将图3-5-16的锁相环路与图1的自动频率控制（AFC）电路相比较，可以看出两种反馈控制的结构基本相似，它们都有低通滤波器和压控振荡器，而两者之间不同之处在于：在AFC环路中，用鉴频器作为比较部件，直接利用参考信号的频率与输出信号频率的频率误差获取控制电压实现控制。因此，AFC系统中必定存在频率差值，没有频率差值就失去了控制信号。所以AFC系统是一个有频差系统，剩余频差的大小取决于AFC系统的性能。 在锁相环路（PLL）系统中，用鉴相器作为比较部件，用输出信号与基准信号两者的相位进行比较。当两者的频率相同、相位不同时，鉴相器将输出误差信号，经环路滤波器输出

控制信号去控制VCO ，使其输出信号的频率与参考信号一致，而相位则相差一个预定值。因此，锁相环路是一个无频差系统，能使VCO 的频率与基准频率完全相等，但二者间存在恒定相位差（稳态相位差），此稳态相位差经鉴相器转变为直流误差信号，通过低通滤波器去控制VCO ，使0f 与r f 同步。 2．锁相环路的捕捉与跟踪过程 当锁相环路刚开始工作时，其起始时一般都处于失锁状态，由于输入到鉴相器的二路信号之间存在着相位差，鉴相器将输出误差电压来改变压控振荡器的振荡频率，使之与基准信号相一致。锁相环由失锁到锁定的过程，人们称为捕捉过程。系统能捕捉的最大频率围或最大固有频带称为捕捉带或捕捉围。 当锁相环路锁定后，由于某些原因引起输入信号或压控振荡器频率发生变化，环路可以通过自身的反馈迅速进行调节。结果是VCO 的输出频率、相位又被锁定在基准信号参数上，从而又维持了环路的锁定。这个过程人们称为环路的跟踪过程。系统能保持跟踪的最大频率围或最大固有频带称为同步带或同步围，或称锁定围。 捕捉过程与跟踪过程是锁相环路的两种不同的自动调节过程。 由此可见，自动频率控制（AFC ）电路，在锁定状态下，存在着固定频差。而锁相环路控制（PLL ）电路，在锁定状态下，则存在着固定相位差。虽然锁相环存在着相位差，但它和基准信号之间不存在频差，即输出频率等于输入频率．这也表明，通过锁相环来进行频率控制，可以实现无误差的频率跟踪．其效果远远优于自动频率控制电路． 3．锁相环路的基本部件 1）鉴相器（PD —Phase Detector ） 鉴相器是锁相环路中的一个关键单元电路，它负责将两路输入信号进行相位比较，将比较结果从输出端送出。 鉴相器的电路类型很多，最常用的有以下三种电路． （1）模拟乘法器鉴相器，这种鉴相器常常用于鉴相器的两路输入信号均为正弦波的锁相环电路中。 （2）异或门鉴相器，这种鉴相器适合两路输入信号均为方波信号的锁相环电路中，所以异或门鉴相器常常应用于数字电路锁相环路中。 （3）边沿触发型数字鉴相器，这种鉴相器也属于数字电路型鉴相器，对输入信号要求不严，可以是方波，也可以是矩形脉冲波．这种电路常用于高频数字锁相环路中。 图2 是异或门鉴相器的鉴相波形与鉴相特性曲线。

锁相环基本原理及其应用

锁相环及其应用 所谓锁相环路，实际是指自动相位控制电路（APC）,它是利用两个电信号的相位 误差，通过环路自身调整作用，实现频率准确跟踪的系统，称该系统为锁相环路，简称环路，通常 用PLL表示。 称VCO ）三个部件组成闭合系统。这是一个基本环路，其各种形式均由它变化而来 PLL概念 设环路输入信号V i= V im Sin( 3 i t+ 0 i) 环路输出信号V o= V om Sin( 3 o t+ 0 o) 其中 3 o = 3 r +△ 3 o 率的自动控制系统称为锁相环路 PLL构成 由鉴相器（PD环路滤波器（LPF）压控振荡器（VCO组成的环路 通过相位反馈控制, 最终使相位保持同步, 实现了受控频率准确跟踪基准信号频锁相环路是由鉴相器（简称PD）、环路滤波器（简称LPF或LF ）和压控振荡器（简

ejt 戶心(tAejt)谋差相檯 PLL 原理 从捕捉过程一锁定 A.捕捉过程(是失锁的) 0 i — 0 i 均是随时间变化的，经相位比较产生误差相位 0 e = 0 i - 0 o ,也是变化的。 b. 0 e (t)由鉴相器产生误差电压 V d (t)= f ( 0 e )完成相位误差一电压的变换作用。 V d (t)为交流电压。 C. V d (t)经环路滤波，滤除高频分量和干扰噪声得到纯净控制电压，由 VCO 产生 控制角频差△ 3 0,使3 0随3i 变化。 B.锁定(即相位稳定) 即 3 0= 3 r + △ 3 Omax 。 3 r 为VCO 固有振荡角频率。) 锁相基本组成和基本方程(时域) 各基本组成部件 鉴相器(PD) a. 一旦锁定0 e (t)= 0 e -(很小常数) V d (t)= V d (直流电压) b. 3 0= 3 i 输出频率恒等于输入频率(无角频差，同时控制角频差为最大△ 3 Omax

锁相环的基本原理和模型

1.锁相环的基本原理和模型 在并网逆变器系统中，控制器的信号需要与电网电压的信号同步，锁相环通过检测电网电压相位与输出信号相位之差，并形成反馈控制系统来消除误差，达到跟踪电网电压相位和频率的目的。一个基本的锁相环结构如图1-1所示，主要包括鉴相器，环路滤波器，压控振荡器三个部分。 图1-1 基本锁相环结构 鉴相器的主要功能是实现锁相环输出与输入的相位差检测；环路滤波器的主要作用应该是建立输入与输出的动态响应特性，滤波作用是其次；压控振荡器所产生的所需要频率和相位信息。 PLL 的每个部分都是非线性的，但是这样不便于分析设计。因此可以用近似的线性特性来表示PLL 的控制模型。 鉴相器传递函数为：)(Xo Xi Kd Vd -= 压控振荡器可以等效为一个积分环节，因此其传递函数为：S Ko 由于可以采用各种类型不同的滤波器（下文将会讲述），这里仅用)(s F 来表示滤波器的传递函数。 综合以上各个传递函数，我们可以得到，PLL 的开环传递函数，闭环传递函数和误差传递函数分别如下： S s F K K s G d o op )()(=，)()()(s F K K S s F K K s G d o d o cl +=，) ()(s F K K S S s H d o += 上述基本的传递函数就是PLL 设计和分析的基础。 2.鉴相器的实现方法 鉴相器的目的是要尽可能的得到准确的相位误差信息。可以使用线电压的过零检测实现，但是由于在电压畸变的情况下，相位信息可能受到严重影响，因此需要进行额外的信号处理，同时要检测出相位信息，至少需要一个周波的时间，动态响应性能可能受到影响。 一般也可以使用乘法鉴相器。通过将压控振荡器的输出与输入相乘，并经过一定的处理得到相位误差信息。 在实际的并网逆变器应用中还可以在在同步旋转坐标系下进行设计，其基本的目的也是要得的相差的数值。同步旋转坐标系下的控制框图和上图类似，在实际使用中，由于pq 理论在电网电压不平衡或者发生畸变使得性能较差，因而较多的使用dq 变换，将采样得到的三相交流电压信号进行变化后与给定的直流参考电压进行比较。上述两种方法都使用了近似，利用在小角度时正弦函数值约等于其角度，因而会带来误差，这个误差是人为近似导致的误差，与我们要得到的相位误差不是一个概念，最终的我们得到相位误差是要形成压控振荡器的输入信号，在次激励下获得我们所需要的频率和相位信息。 2.1乘法鉴相器

锁相环pll工作原理及verilog代码

锁相环的组成和工作原理 #1 1．锁相环的基本组成 ． 许多电子设备要正常工作， 通常需要外部的输入信号与内部的振荡信 许多电子设备要正常工作， 号同步，利用锁相环路就可以实现这个目的。 号同步，利用锁相环路就可以实现这个目的。 锁相环路是一种反馈控制电路， 锁相环路是一种反馈控制电路，简称锁相环 ）。锁相环的特点是 （PLL）。锁相环的特点是：利用外部输入的 ）。锁相环的特点是： 参考信号控制环路内部振荡信号的频率和相 位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪， 所以锁 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪， 相环通常用于闭环跟踪电路。锁相环在工作的过程中， 相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出 于闭环跟踪电路 信号的频率与输入信号的频率相等时， 信号的频率与输入信号的频率相等时，输出电压与输入电压保 持固定的相位差值，即输出电压与输入电压的相位被锁住，这 持固定的相位差值，即输出电压与输入电压的相位被锁住， 就是锁相环名称的由来。 就是锁相环名称的由来。 （ ） 锁相环通常由鉴相器 PD） 环路滤波器 LF） 、 （ ） 和压控振荡器 VCO） （ ） 三部分组成， 所示。 三部分组成，锁相环组成的原理框图如图 8-4-1 所示。 锁相环中的鉴相器又称为相位比较器， 它的作用是检测输入信号和输 锁相环中的鉴相器又称为相位比较器， 出信号的相位差，并将检测出的相位差信号转换成 uD（t）电压信号 出信号的相位差， ） 输出， 该信号经低通滤波器滤波后形成压控振荡器的控制电压 u（t） 输出， ， C ） 对振荡器输出信号的频率实施控制。 对振荡器输出信号的频率实施控制。 施控制 2．锁相环的工作原理 ． 锁相环中的鉴相器通常由模拟乘法器组成， 利用模拟乘法器组成的鉴 锁相环中的鉴相器通常由模拟乘法器组成， 相器电路如图 8-4-2 所示。 所示。

PLL设计关键基础及基本参数确定方法

PLL设计关键基础因素 锁相环的瞬态特性通常是一个非线性过程，并且不能够简单的用式子来表示。但是当环路带宽不大于参考时钟频率的1／10时，离散模型可以用连续时间模型(s域)较好地近似。 PLL在锁定状态下的包括每一个模块的传递函数的线性模型，以下理论中所有的公式都是没有分频电路（N）的基础上进行的分析。 如下图所示， 这个模型是用来证明总的相位特性的传递函数。因此，PD可以表示成一个减法器。 假设LPF的电压传递函数为。PLL的开环传递函数为： 闭环传递函数为： 假设低通滤波器为一个最简单的一阶无源滤波器，如下图所示

那么LPF的电压传递函数为为 其中，带入LPF传递函数得 这是一个二阶系统，一个极点是vco提供的，另外一个极点是由LPF提供的。 为环路增益，单位为rad／s。 为了方便分析PLL的动态特性，将PLL闭环传输函数的分母化为二阶函数形式： 其中为衰减因子，为系统的自然振荡频率。 则公式最终化为： 其中

自然频率是低通滤波器的-3dB带宽和环路增益的几何平均值，从近似的角度来看，可以认为是环路的增益带宽积。 进行波特图分析时（开环分析闭环），开环传输函数的单位增益带宽为 相位裕度为： 在一个好的二阶系统中，通常大于0．5，最好使其等于0.707，这样有一个优化的频率响应。 PLL闭环传输函数化为二阶函数形式得：如果输入偏差相位变化慢，则输出相位偏差能够跟上其变化：如果输入相位偏差变化快，输出相位偏差变化会比输入小。 定义“输入／输出相位差传递函数(phase error transfer function)”为： 则 为了更好的分析信号的传输特性，我们假设输入的信号相位有一个阶跃，则最终系统稳定下来后，输出信号的相位变化为

PLL(锁相环)电路原理及设计 [收藏]

PLL(锁相环)电路原理及设计[收藏] PLL(锁相环)电路原理及设计 在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果采用PLL(锁相环)(相位锁栓回路，PhaseLockedLoop)技术，除了可以得到较广的振荡频率范围以外，其频率的稳定度也很高。此一技术常使用于收音机，电视机的调谐电路上，以及CD唱盘上的电路。 一PLL(锁相环)电路的基本构成 PLL(锁相环)电路的概要 图1所示的为PLL(锁相环)电路的基本方块图。此所使用的基准信号为稳定度很高的晶体振荡电路信号。 此一电路的中心为相位此较器。相位比较器可以将基准信号与VCO (Voltage Controlled Oscillator……电压控制振荡器)的相位比较。如果此两个信号之间有相位差存在时，便会产生相位误差信号输出。 (将VCO的振荡频率与基准频率比较，利用反馈电路的控制，使两者的频率为一致。) 利用此一误差信号，可以控制VCO的振荡频率，使VCO的相位与基准信号的相位(也即是频率)成为一致。 PLL(锁相环)可以使高频率振荡器的频率与基准频率的整数倍的频率相一致。由于，基准振荡器大多为使用晶体振荡器，因此，高频率振荡器的频率稳定度可以与晶体振荡器相比美。 只要是基准频率的整数倍，便可以得到各种频率的输出。 从图1的PLL(锁相环)基本构成中，可以知道其是由VCO，相位比较器，基准频率振荡器，回路滤波器所构成。在此，假设基准振荡器的频率为fr，VCO的频率为fo。 在此一电路中，假设frgt;fo时，也即是VC0的振荡频率fo比fr低时。此时的相位比较器的输出PD 会如图2所示，产生正脉波信号，使VCO的振荡器频率提高。相反地，如果frlt;fo时，会产生负脉波信号。

超顺手的公式之pll

M2 U M’U2 M U M2 M2 U’ M’U2 M U’ M2 巧计方法：遇到三棱换，不管三七二十一先M2，做M2的同时观察魔方左右两面，即可观察出是顺时针还是逆时针的三棱换。如果是顺时针，接下来就逆时针转U，反之，则顺时针转U。紧接着不管三七二十一M’U2 然后和之前一样，顺时针三棱换就转逆时针的U 逆时针三棱换就转顺的U，M2收尾。 PLL03，04 M2 U M2 U2 M2 U M2 M2 U M2 U’(M’E2)2注：E2指的是上层与下层的夹层旋转180° M2 U’ M2 U (M’E2)2方向不同U与U’互换 PLL05，06 05.(R U R' F') ( r U R' U') (r' F R2 U' R') 06. (R U)( R'2 F')(r U R U')(r' F R U' R') 是倒过来做的一样顺

07.x'(RU'R'D)(RUR'D')(RUR'D)(RU'R'D') (R2 UR'd') (R U R' U' R U R' U')( R U R' F U' F2) 08.(R U R' U')(R' F)(R2 U' R' U') (R U R' F') PLL09，10，11 09.(R'U'F')(RU R' U')(R' F)(R2 U' R' U' )(R U R' UR) 10.(R'UR'U)d(R'F'R2U')(R'UR'F)(RF） 11.F(R U'R' U')(R U R' F')(R U R' U') (R' F R F') Pll12，13 12.(R’U2)(RUR’)z(R2UR’DRU’) 13.(R U R'F')(R U R'U')(R'F R2 U'R'U') PLL14,15 14.(R' U2)(R U'U')(R' F)（R U R' U') (R'F')（R2 U')

PLL 锁相环原理

什么是锁相环（PLL）工作原理及对硬件电路连接的要求锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同 步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在 比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。 在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地80MHz 和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。 通过锁相环同步多块板卡的采样时钟所需要的编程技术会根据您所使用的硬件板卡的不同而不同。对于基于PCI总线的产品（M系列数据采集卡，PCI数字化仪等），所有的同步都是通过RTSI总线上的时钟和触发线来实现的；这时，其中一块版板卡会作为主卡并且输出其内部时钟，通过RTSI线，其他从板卡就可以获得这个用于同步的时钟信号，对于基于PXI总线的产品，则通过将所有板卡的时钟于PXI内置的 10MHz背板时钟同步来实现锁相环同步的。 锁相环(PLL)的工作原理 1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成，锁相环组成的 原理框图如图8-4-1所示。 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。

完整版锁相环工作原理.doc

基本组成和锁相环电路 1、频率合成器电路 频率合成器组成： 频率合成器电路为本机收发电路的频率源，产生接收第一本机信号源和发射电路的发射 信号源，发射信号源主要由锁相环和VCO 电路直接产生。如图3-4 所示。 在现在的移动通信终端中，用于射频前端上下变频的本振源（LO ），在射频电路中起着非常 重要的作用。本振源通常是由锁相环电路（Phase-Locked Loop ）来实现。 2.锁相环： 它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域 3.锁相环基本原理： 锁相环包含三个主要的部分:⑴鉴相器(或相位比较器,记为PD 或 PC):是完成相位比较的单元, 用来比较输入信号和基准信号的之间的相位.它的输出电压正比于两个输入信号之相位差.⑵低通滤波器(LPF): 是个线性电路,其作用是滤除鉴相器输出电压中的高频分量,起平滑滤波的 作用 .通常由电阻、电容或电感等组成，有时也包含运算放大器。⑶压控振荡器（VCO ）：振

荡频率受控制电压控制的振荡器，而振荡频率与控制电压之间成线性关系。在PLL 中，压控振荡器实际上是把控制电压转换为相位。 1、压控振荡器的输出经过采集并分频； 2、和基准信号同时输入鉴相器； 3、鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压； 4、控制 VCO ，使它的频率改变； 5、这样经过一个很短的时间，VCO的输出就会稳定于某一期望值。 锁相环电路是一种相位负反馈系统。一个完整的锁相环电路是由晶振、鉴相器、R 分频器、N 分频器、压控振荡器（VCO ）、低通滤波器（LFP）构成，并留有数据控制接口。 锁相环电路的工作原理是：在控制接口对R 分频器和N 分频器完成参数配置后。晶振产生 的参考频率（ Fref）经 R 分频后输入到鉴相器，同时VCO 的输出频率（ Fout）也经 N 分频后输入到鉴相器，鉴相器对这两个信号进行相位比较，将比较的相位差以电压或电流的方式 输出，并通过 LFP 滤波，加到 VCO 的调制端，从而控制 VCO 的输出频率，使鉴相器两输入端的 输入频率相等。 锁相环电路的计算公式见公式: Fout=(N/R)Fref 由公式可见，只要合理设置数值N 和 R，就可以通过锁相环电路产生所需要的高频信号。 4.锁相环芯片 锁相环的基准频率为13MHz ，通过内部固定数字频率分频器生成5KHz 或 6.25KHz 的参考频率。 VCO 振荡频率通过IC1 内部的可编程分频器分频后，与基准频率进行相位比较，产 生误差控制信号，去控制VCO，改变VCO的振荡频率，从而使VCO输出的频率满足要求。如图 3-5 所示。 N=F VCO /F R N：分频次数 F VCO： VCO 振荡频率

CMOS4046集成电路研究锁相环(PLL)的工作原理 毕业论文外文翻译

本实验要使用CMOS4046集成电路研究锁相环（PLL ）的工作原理。电路包括两个不同的鉴相器和一个VCO 。另外还有一个齐纳二极管参考电压源用在供电调节中，在解调器输出中有一个缓冲电路。用户必须提供环路滤波器。4046具有高输入阻抗和低输出阻抗，容易选择外围元件。 注意事项 1. 本实验较为复杂，进入实验室之前，确认你已经弄懂了电路预计应该怎样工作。对某样东西还没有充分分析之前，不要去尝试制作它。在开始实验之前要通读本文。 2. 在实验第一部分得到的数据要用来完成实验的其它任务。所以要仔细对待这部分内容。 3. 小心操作4046芯片，CMOS 集成电路很容易损坏。避免静电释放，使用10k Ω电阻把信号发生器的输出耦合到PLL 。在关掉4046供电电源之前先关闭信号发生器，或者从信号输入端给整个电路供电。要避免将输出端对电源或对地短路，TTL 门电路可以容忍这种误操作但CMOS 不能（要注意松散的导线）。CMOS 输出也没有能力驱动电容负载。VSS 应该接地，VDD 应该接5V ，引脚5应该接地（否则VCO 被禁止）。 1 VCO 工作原理 阅读数据手册中的电路描述。VCO 常数（0K 单位为弧度/秒-伏）是工作频率 变化与输入电压（引脚9上）变化之比值。测量出0K ，即，画出输出频率关于 输入电压的曲线。确认数据范围要覆盖5kHz 到50kHz 。对于R1, R2 和C 的各种参数取值进行测量，确定0K 对于R1 ,R2 和C 是怎样的近似关系。测量VCO 输出的上升和下降时间，研究电容性负载的影响。 2 无源环路滤波器 无源环路滤波器位于鉴相器输出与VCO 输入之间。此滤波器对鉴相器输出中的高次谐波进行衰减，并控制环路的强度。通常用一个简单RC 滤波器就可以满足要求，这种设计能避免有源滤波器设计中固有的电平移动和输出限制的恼人问题。但另外一方面，有源滤波器可以提供更优越的性能。 2.1 相位比较器 首先来看一下4046的相位比较器II 的输出。该输出端是一个三态器件，这可以在环路锁定时减小波纹。与存在两倍基频拍频的情况不同，这里没有任何拍频。糟糕的方面是，当我们需要为环路建立一个框图时，D K 却不能很好地定义。当向上或向下驱动之一接通时，输出端表现为电压源。但是当输出端悬浮时，它实质上为一个电流源（一个0A 电流源）。因此D K 的值将依赖于给定的滤波器。考察图1。 图1 相位比较器II 的输出 图中当向上驱动器接通时，相位比较器输出为5PO v V =+，当向下驱动器接通时，0PO v V =，当相位比较器处在开路状态时，PO D v v =。我们可以求出输出的平均值：

三阶魔方单手PLL公式

说明：无法理解符号意思的或看不懂图案的请自觉学习初级玩法。 z U’ R U’ R’ U’ R’ U’ R U R U2 R U’ R U R U R U’ R’ U’ R2 z U z’ R U2 R’ z U’ z’ x’ u’ U’ R2 U z’ R U R’ U’ R U’ R U R U’ R’ U R U R2 U’ R’ x’ R U’ R D2 R’ U R D2 z’ U2 x’ R2 D2 R’ U’ R D2 R’ U R’ x’ R U’ R’ D R U R’ D’ R U R’ D R U’ R’ D’ R2 U’ R2 U’ R2 U y’ R U R’ B2 RU’ R’

R U R’ U’ R’ F R2 U’ R’ U’ R U R’ F’ R’ U R’ U’ y R’ F’ R2 U’ R’ U R’ F R F R’ U2 R’ U’ y R’ F’ R2 U’ R’ U R’ F R U’ F R U2 R’ U’ R U2 L’ U R’ U’ L z U’ R D’ R2 U R’ U’ R2 U D R’ U2 R U2 R’ F R U R’ U’ R’ x U’ R2 R U2 R’ U2 R x’ U’ R’ x U’ R U x’ R U R2 R2 u’ R U’ R U R’ D y R2 y R U’ R’

R U R’ y’ R2 u’ R U’ R’ U R’ D y R2 R’ U’ R y R2 z’ R x’ U’ z U R U’ R u’ R2 R2 z’ R x’ U’ z U R’ U’ R u’ R2 yz U’ R U z U z’ U’ R U2 z U’ R U z’ R’ U’ R U2 z U’ R D’ z U’ R z’ R’ U2 z U R’ U’ z’ R U R’ U2 L U’ R z U’ R D R’ U R U’ R z’ R’ U’ L U2 R U2 R’ R2 U’ R’ U R U’ x’ U’ z’ U’ R U’ R’ U’ z U R U’ R’ U R U’ R2 zx U’ R’ U R y’ R U R’ U’ R2

锁相环PLL的组成和工作原理

锁相环的组成和工作原理#1 1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡 器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1 所示。 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入 信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。 2．锁相环的工作原理 锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电 路如图8-4-2所示。 鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压 分别为： （8-4-1） （8-4-2） 式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压uD为： 用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uC（t）。即uC（t）为： （8-4-3） 式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为： 即（8-4-4） 则，瞬时相位差θd为 （8-4-5）

PLL电路的基本工作原理

PLL电路的基本工作原理 1.1PLL电路的三大组成各部分 Phase lock loop锁相环电路适用于生成与输入信号同步的新的信号电路。PLL电路基本上由三大部分组成： 1）鉴相器（phase detector） 鉴相器用于检测出两个输入信号的相位差。鉴相器的工作方式多种多样，大部分是数字方式的，也有模拟方式工作的鉴相器，主要方式检测出两个信号上升沿的差。 2）环路滤波器（loop filter） 环路滤波器是将鉴相器输出的含有波纹的直流信号平均化，将次变换为交流成分较少的低通滤波器。环路滤波器滤除了滤除波纹的功能外，还有一个重要的功能，即决定稳定进行PLL环路控制的传输特性。稳定的PLL电路的环路滤波特性是非常重要的。关系到整个系统的性能。 3）压控振荡器（voltage controlled osillator） 压控振荡器就是用输入的直流信号控制振荡频率，它是一种可变频振荡器。 1.1.2PLL的应用与频率合成器 在图中可以看到，将输入信号与VCO输出信号进行比较，控制两个信号使其保持相位同步。两个输入信号同相位，当然也可以对频率进行同样的控制，这样一来就可以是VCo输出的振荡频率能够跟踪输入信号的频率了。 这时，VcO的振荡频率变化由环路滤波器的时间常数决定。时间常数越大，频率的变化越慢；时间常数越小，频率变化越快。这样，VCo的振荡频率同步跟踪输入信号的频率。 在图中若跟踪速度设计得当，由VCO可得到接受信号或与电磁波同步的信号。例如，接受电磁波信号中叠加有噪声时，VCO立即停止接收该信号，不收噪声影响，VCO与接收信号平品均频率稳定同步，并持续振荡。

锁相环基本原理

锁相环基本原理 一个典型的锁相环（PLL ）系统，是由鉴相器（PD ），压控荡器（VCO ）和低通滤波器（LPF ）三个基本电路组成，如图1， Ud = Kd (θi –θo) U F = Ud F （s ） θi θo 图1 一．鉴相器（PD ） 构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。 异或门的逻辑真值表示于表1，图2是逻辑符号图。 表1图2 从表1可知，如果输入端A 和B 分别送 2π 入占空比为50%的信号波形，则当两者 存在相位差?θ时，输出端F 的波形的 占空比与?θ有关，见图3。将F 输出波 形通过积分器平滑，则积分器输出波形 的平均值，它同样与?θ有关，这样，我 们就可以利用异或门来进行相位到电压 ?θ 的转换，构成相位检出电路。于是经积 图3 分器积分后的平均值（直流分量）为： U U=Vdd*?θ/π (1) Vcc 不同的?θ，有不同的直流分量Vd 。 ?θ与V 的关系可用图4来描述。 从图中可知，两者呈简单线形关 1/2Vcc 系： Ud = Kd *?θ (2) 1/2ππ?θ Kd 为鉴相灵敏度图4 F O o U K dt d =θV PD LPF VCO Ui Uo V A B F __F = A B + A B F B A

2． 边沿触发鉴相器 前已述及，异或门相位比较器在使用时要求两个作比较的信号必须是占空比为50%的波形，这就给应用带来了一些不便。而边沿触发鉴相器是通过比较两输入信号的上跳边沿（或下跳边沿）来对信号进行鉴相，对输入信号的占空比不作要求。 二． 压控振荡器（VCO ） 压控振荡器是振荡频率ω0受控制电压U F （t ）控制的振荡器，即是一种电压——频率变换器。VCO 的特性可以用瞬时频率ω0（t ）与控制电压U F （t ）之间的关系曲线来表示。未加控制电压时（但不能认为就是控制直流电压为0，因控制端电压应是直流电压和控制电压的叠加），VCO 的振荡频率，称为自由振荡频率ωom ，或中心频率，在VCO 线性控制范围内，其瞬时角频率可表示为： ωo （t ）= ωom + K 0U F （t ） 式中，K 0——VCO 控制特性曲线的斜率，常称为VCO 的控制灵敏度，或称压控灵敏度。 三． 环路滤波器 这里仅讨论无源比例积分滤波器如图5。 其传递函数为： 1 )(1 )()()(212+++== τττs s s U s U s K i O F 式中：τ1 =R1C τ2 = R2 C 图5 四． 锁相环的相位模型及传输函数 图6 图6为锁相环的相位模型。要注意一点，锁相环是一个相位反馈系统，在环路中流通的是相位，而不是电压。因此研究锁相环的相位模型就可得环路的完整性能。 由图6可知： R1 0640 V Kd KF(s)Ko/s i o e A -+

锁相环路工作原理

摘要：锁相环路是PLL 是一个能够跟踪输入信号相位变化，以消除频率误差为目的的闭环自动控制系统。锁相环环路PLL 主要由鉴相器PD 、环路滤波器LF 和电压控制振荡器VCO 组成，工作原理主要是频率牵引和相位锁定。PLL 在无线电技术很多领域，如调制与解调、频率合成、数字同步系统等方面得到了广泛运用，已经成为现代模拟与数字通信系统中不可缺少的基本部件。 关键词：锁相环；鉴相器；压控振荡器；环路滤波器 1锁相环基本工作原理 锁相环（PLL ）主要由鉴相器（PD ）、环路滤波器(LF) 、压控振荡器(VCO)三部分组成。基本组成框图如图1所示。 图1 锁相环结构图 图1中，输入信号()i u t 与反馈输出信号()o u t 的相位进行比较，得到误差相位()e t θ，并由此产生误差电压()D u t ，误差电压经过环路滤波器过滤得到控制电压()c u t ，()c u t 控制VCO 的振荡频率，改变输出信号 ()o u t 的频率和相位，同时改变了输出信号和输入信号的相位差()e t θ。即控制电压加到压控振荡器上使之 产生频率偏移，来跟踪输入信号频率()i w t 。当输出信号频率等于输入信号频率时，会有一个稳态相位差，使鉴相器输出一个稳定的直流误差电压，控制VCO 输出信号频率稳定在输入信号频率上，即为PLL 的锁定状态。 在PLL 中，鉴相器的鉴相特性 ()()D d e u t K t θ= （1） 式中：d K 为鉴相器灵敏度。 压控振荡器VCO 的控制特性为 v w =o w +c K ()c u t （2） 式中：o w 为压控振荡器的自由振荡频率（c u 为0时的固有频率），c K 为压控灵敏度。若输入信号()i u t 为单频信号，()sin[]i i i i u t U wt θ=+，则相位误差()e t θ为 ()[()]()()t t e i i o c c i o i c c t w t w K u t dt w w t K u t dt θθθ=+-+=-+-?? （3）

三阶魔方CFOP公式(GAN)

OLL公式及手法Gan 1 (R U'U') (R2' F R F') U2 (R' F R F') 2 (F R U R' U' F') (f R U R' U' f') 3 f(R U R' U')f' U' F(R U R' U')F' 4 f(R U R' U')y x(R’ F)(R U R' U')F' 5 (r' U2) (R U R'U) r 6 (r U'U') (R' U' R U' r') 7 r U R' U R U'U' r' 8 r' U' R U' R' U2 r 9 (R' U' R) y' x' (R U')(R'F) (R U R') 10 (R U R'U)(R'F R F') (RU'U'R') 11 r'(R2 U R' U)(R U'U' R' U) (r R') 12 (r R'2 U' R U')(R' U2 R U' R)r' 13 (r U' r' U')(r U r') (F' U F) 14 R' F R U R' F'R (F U' F') 15 (r' U' r) (R'U'R U) (r' U r) 16 (r U r)' (R U R' U') (r U' r') 17 (R U R' U) (R' F R F'U2) R' F R F' 18 F (R U R' d)(R' U2) (R' F R F') 19 (r' R U)(R U R' U' r) (R'2 F R F') 20 r'(R U) (R U R'U' r2)(R2'U) (R U') r' 21 (R U'U') (R' U' R U R' U') (R U' R') 22 R U'U' (R'2 U') (R2 U') R'2 U' U'R 23 (R' U2) (R F U') (R' U' R U F') 24 (r U R' U') (r' F R F') 25 F'(r U R' U') (r' F R) 26 R U'U' R' U' R U' R' 27 R' U2 R U R' U R 28 (r U R' U') (r' R U) (R U' R') 29 (r U R' U')(R r'2 F R F') (r R') 30 (f R U)(R2 U'R' U R2 U' R' f') 31 (r' F' U F) (L F' L' U' r) 32 (R U)(B' U')(R' U R B R') 33 (R U R' U') (R' F R F') 34 (R'U'R U) y(r U R' U')r' R 35 R U'U'R2' F R F'(R U'U'R') 36 R'U'R U' R'U R U l U'R'U 37 F (R U' R'U'R U) (R' F') 38 (R U R'U) (RU'R'U') (R'F R F') 39 (r U' r' U' r)y(R U R' f') 40 (R' F R U R'U') (F' U R) 41 R U' R' U2 R U y R U' R' U' F' 42 (r' R2)y (R U R' U') (R' U R')r 43 (B' U') (R' U R B) 44 f (R U R' U')f' 45 F (R U R' U') F' 46 (R' U') R' F R F' (U R) 47 B'(R' U' R U)2 B 48 F (R U R' U')2 F' 49 R B'(R2 F)(R2 B) R2 F' R 50 L'B (L2 F')(L2B') L2 F L' 51 f (R U R' U')2 f' 52 R'U' R U' R' d R' U l U 53 (r' U2) (R U R'U') (R U R'U) r 54 (r U'U') (R' U' R U R' U') (R U' r') 55 (R U'U') (R'2 U') R U' R'U2 (F R F') 56 F (R U R'U')(R F')(r U R'U')r' =(r' U' r U')(R' U R U' R' U)(R r' U r) ＝(r U r')(U R U' R')2(r U' r') 57 (R U R' U' r)(R' U) (R U' r')

锁相环工作原理

图2：加入锁相环后的图形 图1：未加入锁相环时的图形 锁相环最基本的结构如图6.1所示。它由三个基本的部件组成：鉴相器（PD）、环路滤波器（LPF 振荡器（VCO）。 鉴相器是个相位比较装置。它把输入 信号S (t)和压控振荡器的输出信号 i Array (t)的相位进行比较，产生对应于两 S o 个信号相位差的误差电压S (t)。 e 环路滤波器的作用是滤除误差电压 (t)中的高频成分和噪声，以保证环 S e 路所要求的性能，增加系统的稳定性。

压控振荡器受控制电压S d (t)的 控制，使压控振荡器的频率向输入信 号的频率靠拢，直至消除频差而锁定。 锁相环是个相位误差控制系统。它比较输入信号和压控振荡器输出信号之间的相位差，从而产生电压来调整压控振荡器的频率，以达到与输入信号同频。在环路开始工作时，如果输入信号频率荡器频率不同，则由于两信号之间存在固有的频率差，它们之间的相位差势必一直在变化，结果出的误差电压就在一定范围内变化。在这种误差电压的控制下，压控振荡器的频率也在变化。若器的频率能够变化到与输入信号频率相等，在满足稳定性条件下就在这个频率上稳定下来。达到输入信号和压控振荡器输出信号之间的频差为零，相差不再随时间变化，误差电压为一固定值，就进入“锁定”状态。这就是锁相环工作的大致过程。 以上的分析是对频率和相位不变的输入信号而言的。如果输入信号的频率和相位在不断地变可能通过环路的作用，使压控的频率和相位不断地跟踪输入频率的变化。 锁相环具有良好的跟踪性能。若输入FM 信号时，让环路通带足够宽，使信号的调制频谱落在带这时压控振荡器的频率跟踪输入调制的变化。 对于锁相环的详细分析可参阅有关锁相技术的书籍。在此仅说明锁相环鉴频原理。可以简单控振荡器频率与输入信号频率之间的跟踪误差可以忽略。因此任何瞬时，压控振荡器的频率ωv (波的瞬时频率ωFM (t)相等。 FM 波的瞬时角频率可表示为 假设VCO 具有线性控制特性，其斜率K v （压控灵敏度）为（弧度／秒·伏），而VCO 在S d (t)＝0频率为ωo ’，则当有控制电压时，VCO 的瞬时角频率为 令上两式相等，即ωv (t)≈ωFM (t)，可得

锁相环的组成和工作原理

锁相环的组成和工作原理 1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。 2．锁相环的工作原理 锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。 鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为： （8-4-1） （8-4-2） 式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压u D为：

用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压u C（t）。即u C（t）为： （8-4-3） 式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为： 即（8-4-4） 则，瞬时相位差θd为 对两边求微分，可得频差的关系式为 （8-4-6） 上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，u c（t）为恒定值。当上式不等于零时，说明锁相环的相位还未锁定，输入信号和输出信号的频率不等，u c（t）随时间而变。 因压控振荡器的压控特性如图8-4-3所示，该特性说明压控振荡器的振荡频率ωu以ω0为中心，随输入信号电压u c（t）的变化而变化。该特性的表达式为 上式说明当u c（t）随时间而变时，压控振荡器的振荡频率ωu也随时间而变，锁相环进入“频率牵引”，自动跟踪捕捉输入信号的频率，使锁相环进入锁定的状态，并保持ω0=ωi的状态不变。 8．4．2锁相环的应用 1．锁相环在调制和解调中的应用 （1）调制和解调的概念