金属掺杂对肖特基势垒高度的调制以及它在肖特基势垒源漏MOSFET中的应用

A Study of Schottky Barrier Height Modulation by Metal Insertion

and Its Application to SB-MOSFETs

金属掺杂对肖特基势垒高度的调制以及它在肖特基势垒源漏MOSFET中的应用

第一章介绍

1.1研究背景

The reduction of the size of MOSFETs is commonly referred to as scaling.Types:(1)Full Scaling 等比例缩小规律(2)Constant Voltage Scaling恒场按比例缩小规律

削弱短沟道效应的方法之一，是当MOSFET的沟道长度缩短时，要求器件的其他各种横向和纵向尺寸（栅绝缘层厚度，结深等），以及电压也按一定比例缩小，衬底掺杂浓度按比例增加（减小耗尽层宽度），使缩小后的MOSFET的内部电场仍与未缩小的MOSFET相同。к是大于1的无量纲缩小因子。表1.1是器件参数和电路性能因素按比例缩小的规律。掺杂浓度必须按比例κ增加为了保持缩小尺寸后器件泊松方程的不变。

如图，MOSFET的沟道长度越来越窄。随着器件尺寸的不断缩小，IC集成电路的性能越来越取决于源-漏极和它们之间连接的串联寄生电阻。

1.2下一代超大规模集成电路中晶体管所存在的问题

现在，最大的问题是栅氧化层的缩小。缩小栅氧化层厚度对于改善MOSFET性能是必需的。但目前几nm的二氧化硅栅氧化层不能抑制栅极漏电流。二氧化硅的最小厚度是1.2-1.5nm。针对此问题，最新研究用高k电介质（k值比传统二氧化硅高）来替代二氧化硅。如果我们使用材料k值是二氧化硅的5倍，得到相同电容，而物理氧化层厚度仅是原来的1/5。高k材料做栅极，要求满足k是大于10，禁带宽度大于1EV，热稳定性好，单结晶或无定形，小的缺陷密度。随着栅极氧化缩小，就不能忽视电容。它是沟道表面的反转电容和多晶硅栅电极的耗尽层电导。反演电容不能被忽略。而栅极的高掺杂浓度控制栅极耗尽层电容。然。措施是，使用多晶硅栅极代替金属栅。比例缩小造成了源极和漏极结深都很浅薄。但浅结测面有很高的阻抗。源和漏高浓度掺杂使阻抗降低。

1.3肖特基势垒MOSFET

过去四十多年硅集成电路的发展主要集中体现在MOSFET特征尺寸的减小上。通过减小MOSFET的特征尺寸，晶元上的元件个数逐渐增加，集成度大幅度提高。目前己有一些公司宣称器件研制水平达到45nm，65nm可以小批量生产，90nm已经可以投入市场。随着MOSFET特征尺寸的减小，芯片制造的复杂性和难度加大，原有的常规MOSFET的理论基础、器件结构、关键工艺、集成技术等一系列问题成为器件设计和制备者的巨大挑战。

对于常规MOSFET而言，随着沟道长度的减小沟道电势两维分布的影响逐渐显著，缓变沟道近似不再成立，短沟效应越来越明显，阻碍了器件尺寸进一步按比例缩小。理论上有效沟道长度只能降至70nm。为了抑制短沟效应，要求源、漏扩散区的结深也随之缩小，同时为保证器

件的性能又希望源、漏区的电阻尽可能的小。于是在深亚微米MOSFET的设计中，一方面需要超浅的源、漏区，另一方面又要求源、漏区中的掺杂浓度要尽可能的高，杂质分布要尽可能的陡。SOI技术能加强对短沟效应的控制，但超薄的SOI所引发的量子效应会使驱动电流受到限制。双栅结构能够更好的抑制短沟道效应，但制造难度大，与传统平面结构的制造工艺不兼容。采用槽栅的结构能将结深减小为零或负值，在20nm沟长时仍可呈现长沟特性，但槽栅的两特角轮廓难以控制，可能导致的热载流子注入和氧化物充电将不利于器件在大功率下的应用。因此需要采用新型的MOSFET结构，这种结构必须具有一个超薄、高电导的源漏结。肖特基势垒源漏MOSFET(Schottky Barrier Source/Drain MOSFET，简称SBSD-MOSFET或SB-MOSFET)，或称为肖特基势隧穿晶体管(Schottky Barrier Tunneling Transistor简称SBTT)正是为克服这些问题而提出的一种值得十分关注的新型器件结构。

与常规MOSFET不同，SBSD-MOSFET用肖特基金属代替了传统的n+或p+注入形成的源漏区。它的工作特性基于载流子在源区和沟道之间形成的肖特基势垒的直接隧穿效应，势垒的宽度受栅电压控制。当势垒足够薄时，载流子在适当的源漏偏压下，从源区通过金属/SiC界面的肖特基势垒注入沟道，流向漏区，形成电流。

因其特殊的结构和工作模式SBSD-MOSFFT具有显著的优点：

1.金属肖特基接触具有超浅结的特点能有效地抑制在器件尺寸大幅度降低时困扰常规MOSFET的短沟效应和源漏穿通问题，为MOS器件继续减小尺寸提供了可能性；

2.金属接触的高电导性可以最大限度的减小源漏串联电阻；

3.通过肖特基势垒的隧穿电流对栅电压非常敏感，SBSD-MOSFET具有很高的跨导，理论上其响应速度可比常规MOSFET大得多，有望成为高速器件；

4.没有少子注入的肖特基接触不存在寄生的三极管效应，因而消除了困扰CMOS电路的门锁效应。

此外，SBSD-MOSFET因为不需要通过离子注入来形成n+或P+的源漏区，高温退火也就随之取消，其工艺比离子注入简单的多。这一点对SiC MOS器件尤为重要，成功的避免了困扰常规SiC MOS器件的离子注入工艺难度大、退火温度高、晶格损伤大、注入激活率低等问题。有助于提高界面质量，获得高质量的氧化层，降低界面态密度，更好的控制几何结构。这一切将有利于改进SiC MOSFET的器件特性，为SiC MOSFET器件和大规模集成电路设计开辟新的途径。

存在问题：

1.器件电流受肖特基势垒高度的限制。高的势垒高度意味着快速增长的寄生电流。

2.肖特基势垒MOSFET的漏电流比常规MOSFET高许多。因为硅衬底与硅化物层之间的隧道电路。

1.4肖特基势垒MOSFET使用的硅化物

如表1.2

铒硅化物因为非常低的电子势垒高度，仅0.27-0.36eV，可以用于N沟道肖特基势垒MOSFET。铪硅化物的相对电子肖特基势垒高度为0.46-0.50eV。镍硅化物的肖特基势垒高度电子和空穴是0.65-0.75eV，位于硅禁带的中央。虽然镍硅化物势垒高度为硅禁带宽度的一半，但用它制造肖特基势垒MOSFET还是有优势的。镍硅化物具有较其他材料非常低的阻抗。如1.4。镍硅化物的低消耗硅，硅化物制程时的低温和不存在窄宽度效应都是它的优势。

1.5研究目的

在这项工作中，我们研究具有优良特性（低硅消耗，低的硅化物形成温度和不具有窄宽度效应）的镍硅化物的фB调制----在硅化之前，通过插入铒或铪夹层在镍/硅界面；并应用该技术制造n沟道SB-MOSFET。

第二章肖特基势垒二极管和MOSFET

2.1肖特基二极管

在本章，我们要研究一类重要的界面结构：金属-半导体接触。普通金属都是良导体。半导体器件和集成电路芯片与外电路的连接基本上都是通过金属来实现的，集成电路内部各电子元件也通过金属实现连接而实现预定的电路功能。因此，金属-半导体接触的特性对半导体器件和集成电路有重要的意义。金属和半导体的一个重要参数是功函数。金属功函数φm定义为真空中静止电子的能量与金属费米能级的能量之差，即把一个电子从金属费米能级移动到真空中所需的能量。同样，将真空中静止电子的能量与半导体费米能级的能量之差定义为半导体的功函数φσ。将半导体导带底电子移动到真空中所需的能量称为电子亲和势χ。φm>φσ>χ

φB =φm ?χ .(2.0)

势垒的存在产生了粒子交换。但是，事实上，肖特基势垒高度并不完全依赖金属的功函数φm。一般情况下，肖特基势垒高度对功函数的依赖远小于理想情况下。原因是存在的界面陷阱和界面层。在本文中，只考虑理想的情况。在运输结构方面主要考虑通过热电子发射方式通过肖特基势，而不是扩散和隧道电流，如图所示2.1。

2.1.1热电子发射结构

如图2.2，电子流J2是由半导体到金属。电子在经过电子空间电荷层时没有碰撞。电子流流经空间电荷区到达金属一边。金属的发射电子能量高于E0。

Z(E)电子态密度，f(E)电子扩散方程，vx电子在x轴向的速度，me*半导体电子的真实质量。其中，Vx如下

于是，将上式代入2.1，得到

根据定义，半导体一边有以下关系式

由半导体输运到金属的电流如下

由金属输运到半导体的电流如下，将φm?χ ? qV替换为φ ?χ

故，净电流为j2-j1

电流密度为

热电子发射理论的电流方程为

A*的是理查森常数，k是Bltzmann常数，h是普朗克常数，T为绝对温度。n被称为理想因子当n =1时为理想肖特基接触，但事实上n>1。其产生的原因是输运电流是扩散电流，镜像力对肖特基势垒高度的影响，少数载流子注入，以及界面陷阱对肖特基势垒的影响。фb是写成

фb可以通过肖特基二极管I-V关系得到。另一种求肖特基高度的方法是耗尽电容和偏置电流的关系式。

2.1.2隧道电流

隧道电流密度公式如下

F是半导体表面垂直方向的电场。镜像力的影响体现在在肖特基势垒фb

фB是未加电场时的肖特基高度时，ε是硅介电常数。添加电场后，肖特基势垒高度下降现象称为肖特基效应。肖特基界面的电流为热发射电流和隧道电流的总和

2.1.3肖特基接触的空间电荷电容

肖特基接触的空间电荷电容类似于pn结电容。泊松方程如下

由上式可知

X轴如图2.2所示，开始当x=0时，?(x)=?0=0 .

x=w时,d?(x)/dx=0

势垒为

x=w,and?(w)=V D-V

静电电容为

N D和V D由此可得,if the function of1/C2versus bias V.

2.2肖特基势垒MOSFET

2.2.1肖特基势垒MOSFET原理

肖特基MOSFET的工作原理与传统pn结MOSFET不同。肖特基势垒高度有两个机制：热电子发射结构和隧道结构。MOS晶体管的工作与这些结构密切相关。

图2.3，源和漏用半禁带硅化物的SB-MOSFET的平带结构。图2.3（a）显示的情况是，栅和漏极电极没有加偏压。在这种状态下，热发射电流超过肖特基泄漏电流成为漏电流。晶体管是关闭状态。

图2.3（b）显示的情况是，有漏极偏压（Vds>0），无栅压（VGS=0）。在这种状态下，因为源和漏边边缘的肖特基宽度，电子和空穴不能隧穿。主要的电流是热发射电流。晶体管仍关闭。

图2.3（c）显示的情况是，栅极和漏极上施加正向偏压。在这种状态下，产生隧道电流，因为肖特基宽度在源极边缘非常薄；在漏极边缘变得更加厚，属于热发射电流的流动。晶体管开启，且开启电流因为隧道电流而增强。

图2.3（d）显示的情况是，有加正漏极电压（Vgs>0）和负栅极电压（VGS<0）。在这种状态下，晶体管也是开启的。

SB-MOSFET的电流在源及边缘被隧道电流控制。肖特基势垒高度决定了隧道电流，所以选择材料是很重要的。SB–MOSFET不仅是受半禁带硅化物控制，而且还被n或p型金属控制。在这项研究中，铒或铪层（n金属）插入镍（半禁带）Si之间，调制肖特基势垒高度。

第三章制造和描述方法

3.1实验步骤

3.1.1硅衬底的清洗步骤

高品质的薄膜需要超清洁硅表面---无颗粒污染，重金属污染，有机污染，离子污染，水吸收，天然氧化层和原子级粗糙度。基板清洗过程对于实现理想器件功能和可重复性是非常重要。

去离子水是高度过滤的，去除了所有的离子痕迹，微粒，细菌污染。纯净水的理论电阻率在25℃时18.25MΩcm。本研究，提供的超纯水电阻率超过18.2MΩcm，每毫升不到1各细菌菌落和粒子。

在这项研究中，硅衬底用RCA清洗工艺，这是由W.科恩等人提出。但一些步骤减少。步骤如图3.1所示。第一步，它使用的硫酸（H2SO4）/过氧化氢（H2O2）溶液（H2SO4:H2O2=4:1，称SPM），是去除任何有机材料和金属杂质。此后，用稀释氢氟酸（(HF:H2O=1:99）去除天然和化学氧化层。然后清洗晶圆浸泡在去离子水。最后，清洗的硅衬底被加载到真空室由空气枪烘干。

3.1.2超高真空溅射系统

经过化学清洗，薄膜结构如M/Ni/Si,Ni/M/Si（M是除了镍以外的其他金属添加剂）和Ni/Si，是由超高真空溅射系统形成。

溅射是一个真空过程，在基板上沉积超薄膜。在低压气体（通常在5millitorr氩气）施加高电压来产生等离子体--其中包括高能量状态的电子和气体离子。然后带电等离子体离子轰击靶材—包含需要的涂层材料，被轰击的靶材原子获得足够的能量溅射向衬底，并与衬底结合。

超高真空溅射系统用于电子器件上薄膜的形成，巨磁电阻的实验，以及创造高温超导体新材料。在这项研究中，特高压多靶溅射系统ES-350SU如图 3.2。特高压溅射系统结构图3.3所示。至于其他细节，表3.1是连接以供参考。

Fig.3.2Photo of UHV Multi Target Sputtering System ES-350SU

3.1.3红外退火炉

超高真空磁控溅射后，Ni/Si,Ni/M/Si，M/Ni/Si被转移到退火炉进行热过程。

为了获得高品质的薄膜，沉积后后进行退火处理是必需的。沉积后退火可抑制由于薄膜缺陷和表面粗糙度造成的漏电流。本研究中，热过程导致了Ni和Si反应。

本次调查退火用的是QHC-P610CP设备（ULVAC公司瑞科有限公司）。图 3.4是红外线退火炉照片，其示意图3.5所示。退火是由围绕着样品台的6红外灯进行--由碳制成并碳化硅涂层。加热温度控制热电偶反馈。

3.1.4真空热蒸发方法

所有铝金属来自贝尔热蒸发罐真空的沉积，如图3.6。图3.7是真空热蒸镀系统示意图。灯丝是由钨制成，为的是能加热铝源至其蒸发温度。灯丝和铝源是由Nilaco股份有限公司提供，物质的纯度达到99.999％。

对真空热蒸发是基于蒸发材料的热力学原理。目。仔细评估表明，液态铝的蒸气压力是由以下得

忽略了式子中的最后两项，Arrhenius参数--logP和1/T可以呈线性关系。图3.8列出热平衡条件下的金属蒸发形成的Arrhenius图。圆点标记是金属熔点。实际存在两种形式的蒸发，取决于蒸汽源于有效液体源或固体源。通常，有些元素在其熔点不能形成大于10-3托蒸汽压力，这些问题元素将需要融化成液态源。只有当源为液相加热是才能形成有效的薄膜，大多数金属像铝，银，金等，属于这一类。另一此元素，如铬，钛，钼，铁，硅在500℃低于熔点的温度就能达到足够高10-2托的蒸气压力。

3.1.5光刻

如图3.9所示，是整个研究过程中使用的光刻流程。电烤盘用于烘烤。旋涂了的光阻通过钨涂层电子束图案硬掩膜，在高强度405nm紫外线（UV）光下对齐和暴光。如图3.10所示，是Karl Suss MJB4的接触式对准光罩，用于调整和曝光。曝光时间设定为2.8秒。在此之后，晶圆使用指定NMD -3（东京应化工业有限公司）显影，浸入溶剂后2分钟，在130℃烤5分钟。

3.2测量方法

3.2.1扫描电子显微镜SEM

扫描电子显微镜是1965年发明的较现代的细胞生物学研究工具，主要是利用二次电子信号成像来观察样品的表面形态，即用极狭窄的电子束去扫描样品，通过电子束与样品的相互作用产生各种效应，其中主要是样品的二次电子发射。二次电子能够产生样品表面放大的形貌像，这个像是在样品被扫描时按时序建立起来的，即使用逐点成像的方法获得放大像。

扫描电子显微镜的制造是依据电子与物质的相互作用。当一束高能的入射电子轰击物质表面时，被激发的区域将产生二次电子、俄歇电子、特征x射线和连续谱X射线、背散射电子、透射电子，以及在可见、紫外、红外光区域产生的电磁辐射。同时，也可产生电子-空穴对、晶格振动(声子)、电子振荡(等离子体)。原则上讲，利用电子和物质的相互作用，可以获取被测样品本身的各种物理、化学性质的信息，如形貌、组成、晶体结构、电子结构和内部电场或磁场等等。扫描电子显微镜正是根据上述不同信息产生的机理，采用不同的信息检测器，使选择检测得以实现。如对二次电子、背散射电子的采集，可得到有关物质微观形貌的信息；对x射线的采集，可得到物质化学成分的信息。正因如此，根据不同需求，可制造出功能配置不同的扫描电子显微镜。

3.2.2透射电子显微镜TEM

透射电子显微镜(TEM)是一种现代综合性大型分析仪器，在现代科学、技术的研究、开发工作中被广泛地使用。

顾名思义，所谓电子显微镜是以电子束为照明光源的显微镜。由于电子束在外部磁场或电场的作用下可以发生弯曲，形成类似于可见光通过玻璃时的折射现象，所以我们就可以利用这一物理效应制造出电子束的“透镜”，从而开发出电子显微镜。而作为透射电子显微镜(TEM)其特点在

于我们是利用透过样品的电子束来成像，这一点有别于扫描电子显微镜(SEM)。由于电子波的波长大大小于可见光的波长(100kV的电子波的波长为0．0037nm，而紫光的波长为400nm)，根据光学理论，我们可以预期电子显微镜的分辨本领应大大优于光学显微镜。事实上，现代电子显微镜的分辨本领已经可达0．1nm。

因此，样本必须非常薄片段。要求对样品厚度为5-500纳米，100千伏。在透射电子显微镜图像，得到非常高的分辨率，如0.2-0.3纳米，200千伏。

3.2.3四探针技术

四探针（Four-point probe）测试技术，简称为四探针法。这是测量半导体电阻率最常用的一种方法。即是用4根等间距配置的探针扎在半导体表面上，由恒流源给外侧的两根探针提供一个适当小的电流I，然后测量出中间两根探针之间的电压V，就可以求出半导体的电阻率。

镍硅化物的片电阻测量了四点探针技术。而且镍相根据镍硅化物薄膜电阻薄膜可确定，因为NiSi2薄膜电阻不同于NiSi，以及Ni2Si的。

对于任意形状样品的方块电阻（ρsh）予

其中CF是校正因子，取决于样品的几何形状。如果探针之间（S=1mm），大大超过样本宽度（d），CF=π/ln(2)=4.53。

3.2.4J-V（漏电流密度-电压）测量

为了估计漏电流密度，J-V特性均采用半导体参数分析仪（HP4156A，惠普）。

3.2.5基于J-V参数的肖特基势垒高度的估算

当V>>kT/q时，该指数远大于1，(较之前的热电子发射公式，式2.11,2.12.，2.13)可忽略。肖特基接触的电流密度（J）定义

然而，实际参数的电流密度是按偏压以指数增长的函数。增加的速度小于（3.3）。因此，理想系数（n）

如果n等于1，电流密度符合理论的式子，但通常n>1。所以J0另一个表达式为

A*，K和M*e是Richaldson常数，Boltman常数和有效质量。从式（3.5），фB可由J0得到。

3.2.6C-V（电容-电压）测量

精密的LCR表（HP4284A,Agilent）在不同频率（1kHz 1MHz）测量C-V特性。图3.15所示，为一个P型衬底MOS电容能带图。电中性器件固有能级Ei或潜在势能φ是作为参考零电位。表面电位φs从这个参考电位得到。

电容是指

电荷的变化源于电压变化，单位法拉/单位面积。在器件上施加小信号交流电压。由此产生的电荷变化引起电容量的增加。从MOS电容的栅极看，C=dQG/dVG,其中QG和VG是栅极电荷和栅电压。由于器件的总电荷必须是零，假设没有氧化层电荷，QG=(QS+QIT)，其中QS是半导体电荷，QIT的界面电荷。栅极电压分别落在氧化物和半导体上。这使VG=VFB+VOX+φs，VFB平带电压，Vox氧化物电压和φs表面电位，式（3.6）改写为

半导体电荷面密度QS，空穴密度Qp，空间电荷区体电荷密度Qb和电子电荷密度Qn。有了QS=QP+QB+QN，式（3.7）变为

根据一般电容式3.6，上式转化为

式（3.9）是由等效电路如图3.16（a）。如果栅极电压为负，表面大量积累，QP占主导地位。CP相当于短路。4个电容短路如图3.16（b）粗实线所示，总容量为COX。如果极电压为正，表面耗尽，空间电荷区的电荷密度Q b=qNAW占主导地位。界面陷阱电荷电容也作出贡献。总电容是COX与CB串联，与CIT并联，如所示3.16（c）。弱反型CN开始出现。强反型，QN非常高占主导地位。如果QN能够与交流电压同步，低频率的等效电路（图3.17（d））总电容再次成为氧化物电容cox。当电荷的反型不能跟上交流电压，如电路等效图 3.17（e）。Cb=Ksε0/Winv其中Winv是反型空间电荷区的宽度。平带电压VFB是由金属半导体的功函数差Φms，

其中ρ（x）=单位体积氧化物电荷量。固定电荷，非常靠近Si-SiO2界面，近似为在界面。界面陷进QIT为φs的函数，因为界面陷阱电荷受表面电势决定。

移动陷阱和氧化物陷阱电荷可能分布在整个氧化物层内。当电荷位于氧化物半导体基板的界面，对平带电压的影响最大。当电荷在栅极绝缘层的界面位置，并对平带电压没有影响。在这项研究中，EOT等效氧化层厚度及平带电压从C-V特性提取使用NCSU CVC建模方案[13]。等效氧化层厚度EOT计算考虑量子效应。

3.2.7基于C-V参数的肖特基势垒高度的估算

交流小信号下，反向偏置电压下肖特基势垒高度相当于为电容，因为偏置电压改变了耗尽区宽度，那么耗尽区的电荷量就会变化。在耗尽区电荷表示式（3.11）

耗尽层电容定义

1/C2由下式计算（之前的式2.26）

1/C2与反向电压V成正比。扩散电压VD，可由点1/C2=0的得到。斜率是，εs是半导

体材料介电常数，所以ND由斜率计算。式（3.13）表示单位面积，如果以样本空间A为例，则3.13等于式（3.14）

ND为

EC-EF由下式可得

肖特基势垒高度

肖特基接触的能带结构如图3.18.

第四章Ni硅化物肖特基二极管的特性参数

4.1带有铒和铪夹层的Ni Silicide肖特基二极管

4.1.1介绍

如第二章所述，选择材料对肖特基势垒MOSFET很重要。因为SB-MOSFET的电流由源极边缘的隧道电流控制，而隧道电流取决于肖特基势垒高度。NiSi的实验肖特基势垒高度0.65eV在n-Si （100）。高的肖特基势垒阻碍了NiSi在SB-MOSFET的应用。如果我们能够降低这个值，那么该器件具有传统MOSFET的内在性能，同时也有SB-MOSFET的优点好处。

在这一章中，我们提出一个新的镍硅化物肖特基势垒高度的调制方法--金属硅化前，通过在镍与硅之间插入一个铒或铪的薄夹层。

4.1.2肖特基二极管的制作过程

肖特基二极管是在SiO2隔离n型和p型（100）硅晶片，如图所示4.1。已经图案化的晶圆用中H2SO4硫酸和过氧化氢H2O2混合溶液清洗，由稀释HF化学氧化去除氧化层之后。金属ER，Hf，镍通过直流磁控溅射在5.5×10-1Pa氩气氛围中沉积到硅片上。沉积得到的Ni/Er/Si和Ni/Hf/Si层包含12nm的镍层和1.8～12nm的Er或铪层。接着，在400℃～700℃不同温度内，对样品进行了退火1分钟，气氛为(3%H2+97%N2）。后进行未化学反应金属的蚀刻去除，形成铝背接触。制作带铒层的二极管发肖特基势垒高度通过（I-V）特性计算。带铪层二极管的肖特基高度通过电容电压（C-V）特性评价。用透射电子显微镜（TEM）和能量色散X射线光谱仪（EDX）对100nm-Ni/3.6nm-Er/Si的层状结构的薄膜进行分析。

肖特基(SCHOTTKY)势垒二极管系列

肖特基（SCHOTTKY）系列二极管 本文主要介绍济南半导体所研制生产的肖特基二极管系列产品。介绍军品级、工业品级肖特基二极管的种类、性能特点、正反向电参数。对产品的正向直流参数、反向温度特性及正向、反向抗烧毁能力等进行了质量分析，并与国外公司制造的同类产品进行了比较。最后，着重介绍了2DK030高可靠肖特基二极管的性能特点用途，1N60超高速肖特基二极管的性能特点用途，以及功率肖特基二极管在开关电源方面的应用。 本文主要包括下面六个部分： 一．肖特基二极管简介 二．我所肖特基二极管生产状况 三．我所肖特基二极管种类 四．我所肖特基二极管的特点及性能质量分析 五．介绍我所生产的两种肖特基二极管 (1)2DK030高可靠肖特基二极管 (2)1N60超高速肖特基二极管 六．功率肖特基二极管在开关电源方面的应用

下面只对部分常用的参数加以说明 (1) V F正向压降Forward Voltage Drop (2) V FM最大正向压降Maximum Forward Voltage Drop (3) V BR反向击穿电压Breakdown Voltage (4) V RMS能承受的反向有效值电压RMS Input Voltage (5) V RWM 反向峰值工作电压Working Peak Reverse Voltage (6) V DC最大直流截止电压Maximum DC Blocking Voltage (7) T rr反向恢复时间Reverse Recovery Time (8) I F(AV)正向电流Forward Current (9) I FSM最大正向浪涌电流Maximum Forward Surge Current (10) I R反向电流Reverse Current (11) T A环境温度或自由空气温度Ambient Temperature (12) T J工作结温Operating Junction Temperature (13) T STG储存温度Storage Temperature Range (16) T C管子壳温Case Temperature

肖特基二极管讲解

肖特基二极管简介 肖特基二极管（SBD）是肖特基势垒二极管（SchottkyBarrierDiode，缩写成SBD）的简称，是以其发明人肖特基博士（Schottky）命名的半导体器件。肖特基二极管是低功耗、大电流、超高速半导体器件，它不是利用P型半导体与N型半导体接触形成PN结原理制作的，而是利用金属与半导体接触形成的金属－半导体结原理制作的。因此，SBD也称为金属－半导体（接触）二极管或表面势垒二极管，它是一种热载流子二极管。 Schottky diode (SBD) is the Schottky barrier diode , is the inventor of the Schottky named semiconductor device. Schottky barrier diode is a low power, high current, super high speed semiconductor devices, instead of using P type semiconductor and the n-type semiconductor contact formation PN junction theory to make, but the use of metal semiconductor contact formation of metal semiconductor junction with the principle of making the. Therefore, SBD is also known as a metal semiconductor (contact) diode or a surface barrier diode, which is a hot carrier diode. 肖特基二极管是半导体器件，以其发明人博士（1886年7月23日—1976年3月4日）命名的，SBD是肖特基势垒二极管（SchottkyBarrierDiode，缩写成SBD）的简称。 SBD不是利用P型半导体与N型半导体接触形成PN结原理制作的，而是利用金属与半导体接触形成的金属－半导体结原理制作的。因此，SBD也称为金属－半导体（接触）二极管或表面势垒二极管，它是一种热载流子二极管。

肖特基二极管简介

肖特基二极管 简介 肖特基二极管是以其发明人肖特基博士（Schottky）命名的，SBD是肖特基势垒二极管（SchottkyBarrierDiode,缩写成SBD）的简称。SBD不是利用P型半导体与N型半导体接触形成PN结原理制作的，而是利用金属与半导体接触形成的金属－半导体结原理制作的。因此，SBD也称为金属－半导体（接触）二极管或表面势垒二极管，它是一种热载流子二极管。 是近年来问世的低功耗、大电流、超高速半导体器件。其反向恢复时间极短（可以小到几纳秒），正向导通压降仅0.4V左右，而整流电流却可达到几千毫安。这些优良特性是快恢复二极管所无法比拟的。中、小功率肖特基整流二极管大多采用封装形式。 原理 肖特基二极管是贵金属（金、银、铝、铂等）A为正极，以N型半导体B为负极，利用二者接触面上形成的势垒具有整流特性而制成的金属-半导体器件。因为N 型半导体中存在着大量的电子，贵金属中仅有极少量的自由电子，所以电子便从浓度

高的B中向浓度低的A中扩散。显然，金属A中没有空穴，也就不存在空穴自A向B的扩散运动。随着电子不断从B扩散到A，B表面电子浓度逐渐降低，表面电中性被破坏，于是就形成势垒，其电场方向为B→A。但在该电场作用之下，A中的电子也会产生从A→B的漂移运动，从而消弱了由于扩散运动而形成的电场。当建立起一定宽度的空间电荷区后，电场引起的电子漂移运动和浓度不同引起的电子扩散运动达到相对的平衡，便形成了肖特基势垒。 典型的肖特基整流管的内部电路结构是以N型半导体为基片，在上面形成用砷作掺杂剂的N-外延层。阳极使用钼或铝等材料制成阻档层。用二氧化硅（SiO2）来消除边缘区域的电场，提高管子的耐压值。N型基片具有很小的通态电阻，其掺杂浓度较H-层要高100%倍。在基片下边形成N+阴极层，其作用是减小阴极的接触电阻。通过调整结构参数，N型基片和阳极金属之间便形成肖特基势垒，如图所示。当在肖特基势垒两端加上正向偏压（阳极金属接电源正极，N型基片接电源负极）时，肖特基势垒层变窄，其内阻变小；反之，若在肖特基势垒两端加上反向偏压时，肖特基势垒层则变宽，其内阻变大。 综上所述，肖特基整流管的结构原理与PN结整流管有很大的区别通常将PN结整流管称作结整流管，而把金属-半导管整流管叫作肖特基整流管，近年来，采用硅平面工艺制造的铝硅肖特基二极管也已问世，这不仅可节省贵金属，大幅度降低成本，还改善了参数的一致性。 优点 SBD具有开关频率高和正向压降低等优点，但其反向击穿电压比较低，大多不高于60V，最高仅约100V，以致于限制了其应用范围。像在开关电源（SMPS）和功率因数校正（PFC）电路中功率开关器件的续流二极管、变压器次级用100V以上的高频整流二极管、RCD缓冲器电路中用600V～1.2kV的高速二极管以及PFC升压用600V二极管等，只有使用快速恢复外延二极管（FRED）和超快速恢复二极管（UFRD）。目前UFRD的反向恢复时间Trr也在20ns以上，根本不能满足像空间站等领域用1MHz～3MHz的SMPS需要。即使是硬开关为100kHz的SMPS，由于UFRD的导通损耗和开关损耗均较大，壳温很高，需用较大的散热器，从而使SMPS 体积和重量增加，不符合小型化和轻薄化的发展趋势。因此，发展100V以上的高压SBD，一直是人们研究的课题和关注的热点。近几年，SBD已取得了突破性的进展，150V和200V的高压SBD已经上市，使用新型材料制作的超过1kV的SBD也研制成功，从而为其应用注入了新的生机与活力。 结构 新型高压SBD的结构和材料与传统SBD是有区别的。传统SBD是通过金属与半导体接触而构成。金属材料可选用铝、金、钼、镍和钛等，半导体通常为硅（Si）或砷化镓（GaAs）。由于电子比空穴迁移率大，为获得良好的频率特性，故选用N 型半导体材料作为基片。为了减小SBD的结电容，提高反向击穿电压，同时又不使串联电阻过大，通常是在N＋衬底上外延一高阻N－薄层。其结构示图如图1（a），图形符号和等效电路分别如图1（b）和图1（c）所示。在图1（c）中，CP是管壳

源型_漏型_推挽输出

什么是源型漏型？什么是上拉电阻？下拉电阻？什么是线驱动输出集电极开路输出，推挽式输出？ 我们先来说说集电极开路输出的结构。集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时，输出也为“0”）。对于图1，当左端的输入为“0”时，前面的三极管截止（即集电极c跟发射极e之间相当于断开），所以5v电源通过1k电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。 我们将图1简化成图2的样子。图2中的开关受软件控制，“1”时断开，“0”时闭合。很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。而当开关断开时，则输出端悬空了，即高阻态。这时电平状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。 再看图三。图三中那个1k的电阻即是上拉电阻。如果开关闭合，则有电流从1k电阻及开关上流过，但由于开关闭和时电阻为0（方便我们的讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降），所以在开关上的电压为0，即输出电平为0。如果开关断开，则由于开关电阻为无穷大（同上，不考虑实际中的漏电流），所以流过的电流为0，因此在1k电阻上的压降也为0，所以输出端的电压就是5v了，这样就能输出高电平了。但是这个输出的内阻是比较大的（即1kω），如果接一个电阻为r的负载，通过分压计算，就可以算得最后的输出电压为5*r/(r+1000)伏，即5/(1+1000/r)伏。所以，如果要达到一定的电压的话，r就不能太小。如果r真的太小，而导致输出电压不够的话，那我们只有通过减小那个1k的上拉电阻来增加驱动能力。但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值，另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。 如果我们将一个读数据用的输入端接在输出端，这样就是一个io口了（51的io口就是这样的结构，其中p0口内部不带上拉，而其它三个口带内部上拉），当我们要使用输入功能时，只要将输出口设置为1即可，这样就相当于那个开关断开，而对于p0口来说，就是高阻态了。 对于漏极开路（od）输出，跟集电极开路输出是十分类似的。将上面的三极管换成场效应管即可。这样集电极就变成了漏极，oc就变成了od，原理分析是一样的。 另一种输出结构是推挽输出。推挽输出的结构就是把上面的上拉电阻也换成一个开关，当要输出高电平时，上面的开关通，下面的开关断；而要输出低电平时，则刚好相反。比起oc或者od来说，这样的推挽结构高、低电平驱动能力都很强。如果两个输出不同电平的输出口接在一起的话，就会产生很大的电流，有可能将输出口烧坏。而上面说的oc或od输出则不会有这样的情况，因为上拉电阻提供的电流比较小。如果是推挽输出的要设置为高阻态时，则两个开关必须同时断开（或者在输出口上使用一个传输门），这样可作为输入状态，avr单片机的一些io口就是这种结构。

comsol案例——肖特基接触

肖特基接触 本篇模拟了由沉积在硅晶片上得钨触点制成得理想肖特基势垒二极管得行为。将从正向偏压下得模型获得得所得J-V(电流密度与施加电压)曲线与文献中发现得实验测量进行比较 介绍 当金属与半导体接触时,在接触处形成势垒。这主要就是金属与半导体之间功函数差异得结果。 在该模型中,理想得肖特基接触用于对简单得肖特基势垒二极管得行为进行建模。使用“理想”这个词意味着在这里,表面状态,图像力降低,隧道与扩散效在界面处计算半导体与金属之间传输得电流应被忽略。 注意,理想得肖特基接触得特征在于热离子电流,其主要取决于施加得金属 - 半导体接触得偏压与势垒高度。这些接触通常发生在室温下掺杂浓度小于1×1016 cm-3得非简并半导体中。 模型定义 该模型模拟钨 - 半导体肖特基势垒二极管得行为。图1显示了建模设备得几何形状。它由n个掺杂得硅晶片(Nd = 1E16cm-3)组成,其上沉积有钨触点。该模型计算在正向偏压(0至0、25V)下获得得电流密度,并将所得到得J-V曲线与参考文献中给出得实验测量进行比较。该模型使用默认得硅材料属性以及一个理想得势垒高度由下列因素定义: ΦB=Φm-χ0 (1) 其中ΦB就是势垒高度,Φm就是金属功函数,χ0就是半导体得电子亲与力。选择钨触点得功函数为 Φm = 4,72V (2) 其中势垒高度为ΦB= 0、67V。 结果与讨论 图2显示了使用我们得模型(实线)在正向偏压下获得得电流密度,并将其与参考文献中给出得实验测量进行比较ref、 1(圆)。

建模说明 从文件菜单中,选择新建NEW。 N E W 1在“新建”窗口中,单击“模型向导”。 MODEL WIZARD 1 在模型向导窗口,选择2D轴对称 22在选择物理树中,选择半导体>半导体(semi)。 3单击添加。 4点击研究。 5在“选择”树中,选择“预设研究”>“稳态”。 6单击完成。 D E F I N I T I O N S 参数 1在“模型”工具栏上,单击“参数”。 2在“参数”得“设置”窗口中,找到“参数”部分。3在表格中,输入以下设置: 选择um做长度单位

漏型源型论

源型、漏型是指直流输入/输出PLC而言，针对的是输入点/输出点的COM端，当公共点接入负电位时，就是源型接线；接入正电位时，就是漏型接线。或者换种说法源型是高电平有效，漏型是低电平有效。 源型输入是指输入点接入直流正极有效 漏型输入是指输入点接入直流负极有效 源型输出是指输出的是直流正极 漏型输出是指输出的是直流负极。 源型与漏型的选择决定了使用那种传感器，他决定了COM端口的电压为正或是为负 简介 源型输入与漏型输入，都是相对于PLC公共端（COM端或M端）而言，电流流出则为源型，电流流入则为漏型。 编辑本段漏型输入 漏型输入电路如图4所示，此时，电流从PLC 公共端（COM端或M端）流进，而从输入端流出，即PLC 公共端接外接DC电源的正极。 图4 漏型输入电路 此图只是画出了一路的情形，如果输入有多路，所有输入的二极管阳极相连，就构成了共阳极电路。如图5所示。 图5 共阳极电路

三菱A系列PLC的AX40/41/42/50/60及Q系列的QX40/41/42等输入模块均属于漏型输入模块。 编辑本段源型输入 图6所示的电路是源型输入电路的形式，此时，电流的流向正好和漏型的电路相反。源型输入电路的电流是从PLC的输入端流进，而从公共端流出，即公共端接外接电源的负极。 如果所有输入回路的二极管的阴极相连，就构成了共阴极电路，如图6所示： 图6 共阴极电路 三菱A系列PLC的AX80/81/82及Q系列的QX80/81的输入模块均属于此类输入电路。 编辑本段混合型 因为此类型的PLC 公共端既可以流出电流，也可以流出电流（既PLC公共端既可以接外接电源的正极，也可以接负极），同时具有源输入电路和漏输入电路的特点，所以我们可以姑且把这种输入电路称为混合型输入电路。其电路形式如图7所示。 图7 混合型电路 作为源输入时，公共端接电源的负极；作为漏输入时，公共端接电源的正极。这样，可以根据现场的需要来接线，给接线工作带来极大的灵活。

欧姆接触与肖特基接触

欧姆接触 欧姆接触是指金属与半导体的接触，而其接触面的电阻值远小于半导体本身的电阻，使得组件操作时，大部分的电压降在活动区(Active region)而不在接触面。欧姆接触在金属处理中应用广泛，实现的主要措施是在半导体表面层进行高掺杂或者引入大量复合中心。 欧姆接触指的是它不产生明显的附加阻抗，而且不会使半导体内部的平衡载流子浓度发生显著的改变。 条件 欲形成好的欧姆接触，有二个先决条件： （1）金属与半导体间有低的势垒高度(Barrier Height) （2）半导体有高浓度的杂质掺入(N ≧10EXP12 cm-3) 区别 前者可使界面电流中热激发部分(Thermionic Emission)增加;后者则使半导体耗尽区变窄，电子有更多的机会直接穿透(Tunneling)，而同时使Rc阻值降低。 若半导体不是硅晶，而是其它能量间隙(Energy Gap)较大的半导体(如GaAs)，则较难形成欧姆接触 (无适当的金属可用)，必须于半导体表面掺杂高浓度杂质，形成Metal-n+-n or Metal-p+-p等结构。 理论 任何两种相接触的固体的费米能级（Fermi level）（或者严格意义上，化学势）必须相等。费米能级和真空能级的差值称作工函数。接触金属和半导体具有不同的工函，分别记为φM和φS。当两种材料相接触时，电子将会从低工函一边流向另一边直到费米能级相平衡。从而，低工函的材料将带有少量正电荷而高工函材料则会变得具有少量电负性。最终得到的静电势称为内建场记为Vbi。这种接触电势将会在任何两种固体间出现并且是诸如二极管整流现象和温差电效应等的潜在原因。内建场是导致半导体连接处能带弯曲的原因。明显的能带弯曲在金属中不会出现因为他们很短的屏蔽长度意味着任何电场只在接触面间无限小距离内存在。 欧姆接触或肖特基势垒形成于金属与n型半导体相接触。 欧姆接触或肖特基势垒形成于金属与p型半导体相接触。在经典物理图像中，为了克服势垒，半导体载流子必须获得足够的能量才能从费米能

PLC输入输出源型漏型电路结构和原理分析

PLC输入输出源型漏型电路结构和原理分析【原创】 2010-09-03 16:20 我们先来说说集电极开路输出的结构。集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时，输出也为“0”）。对于图1，当左端的输入为“0”时，前面的三极管截止（即集电极c跟发射极e之间相当于断开），所以5v电源通过1k电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。 我们将图1简化成图2的样子。图2中的开关受软件控制，“1”时断开，“0”时闭合。很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。而当开关断开时，则输出端悬空了，即高阻态。这时电平状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。 再看图三。图三中那个1k的电阻即是上拉电阻。如果开关闭合，则有电流从1k电阻及开关上流过，但由于开关闭和时电阻为0（方便我们的讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降），所以在开关上的电压为0，即输*r/(r，另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。 如果我们将一个读数据用的输入端接在输出端，这样就是一个io口了（51的io口就是这样的结构，其中p0口内部不带上拉，而其它三个口带内部上拉），当我们要使用输入功能时，只要将输出口设置为1即可，这样就相当于那个开关断开，而对于p0口来说，就是高阻态了。 对于漏极开路（od）输出，跟集电极开路输出是十分类似的。将上面的三极管换成场效应管即可。这样集电极就变成了漏极，oc就变成了od，原理分析是一样的。

金属掺杂对肖特基势垒高度的调制以及它在肖特基势垒源漏MOSFET中的应用

A Study of Schottky Barrier Height Modulation by Metal Insertion and Its Application to SB-MOSFETs 金属掺杂对肖特基势垒高度的调制以及它在肖特基势垒源漏MOSFET中的应用 第一章介绍 1.1研究背景 The reduction of the size of MOSFETs is commonly referred to as scaling.Types:(1)Full Scaling 等比例缩小规律(2)Constant Voltage Scaling恒场按比例缩小规律 削弱短沟道效应的方法之一，是当MOSFET的沟道长度缩短时，要求器件的其他各种横向和纵向尺寸（栅绝缘层厚度，结深等），以及电压也按一定比例缩小，衬底掺杂浓度按比例增加（减小耗尽层宽度），使缩小后的MOSFET的内部电场仍与未缩小的MOSFET相同。к是大于1的无量纲缩小因子。表1.1是器件参数和电路性能因素按比例缩小的规律。掺杂浓度必须按比例κ增加为了保持缩小尺寸后器件泊松方程的不变。 如图，MOSFET的沟道长度越来越窄。随着器件尺寸的不断缩小，IC集成电路的性能越来越取决于源-漏极和它们之间连接的串联寄生电阻。

1.2下一代超大规模集成电路中晶体管所存在的问题 现在，最大的问题是栅氧化层的缩小。缩小栅氧化层厚度对于改善MOSFET性能是必需的。但目前几nm的二氧化硅栅氧化层不能抑制栅极漏电流。二氧化硅的最小厚度是1.2-1.5nm。针对此问题，最新研究用高k电介质（k值比传统二氧化硅高）来替代二氧化硅。如果我们使用材料k值是二氧化硅的5倍，得到相同电容，而物理氧化层厚度仅是原来的1/5。高k材料做栅极，要求满足k是大于10，禁带宽度大于1EV，热稳定性好，单结晶或无定形，小的缺陷密度。随着栅极氧化缩小，就不能忽视电容。它是沟道表面的反转电容和多晶硅栅电极的耗尽层电导。反演电容不能被忽略。而栅极的高掺杂浓度控制栅极耗尽层电容。然。措施是，使用多晶硅栅极代替金属栅。比例缩小造成了源极和漏极结深都很浅薄。但浅结测面有很高的阻抗。源和漏高浓度掺杂使阻抗降低。 1.3肖特基势垒MOSFET 过去四十多年硅集成电路的发展主要集中体现在MOSFET特征尺寸的减小上。通过减小MOSFET的特征尺寸，晶元上的元件个数逐渐增加，集成度大幅度提高。目前己有一些公司宣称器件研制水平达到45nm，65nm可以小批量生产，90nm已经可以投入市场。随着MOSFET特征尺寸的减小，芯片制造的复杂性和难度加大，原有的常规MOSFET的理论基础、器件结构、关键工艺、集成技术等一系列问题成为器件设计和制备者的巨大挑战。 对于常规MOSFET而言，随着沟道长度的减小沟道电势两维分布的影响逐渐显著，缓变沟道近似不再成立，短沟效应越来越明显，阻碍了器件尺寸进一步按比例缩小。理论上有效沟道长度只能降至70nm。为了抑制短沟效应，要求源、漏扩散区的结深也随之缩小，同时为保证器

PLC输入、输出源型、漏型接线的区别

PLC输入、输出源型、漏型接线的区别 源型、漏型是指直流输入/输出型plc而言，针对于PLC的是输入点/输出点的公共端子COM口，当公共点接入负电位时，就是源型接线；接入正电位时，就是漏型接线。 或者换种说法源型是高电平有效，漏型是低电平有效。 源型输入是指输入点接入直流正极有效漏型输入是指输入点接入直流负极有效。 源型输出是指输出的是直流正极漏型输出是指输出的是直流负极。源型与漏型的选择决定了使用那种传感器，他决定了COM端口的电压为正或是为负。 PLC的输入类型是分漏式和源式的，前者指的是正信号输入（可直接用PNP），后者指的是负信号输入（可直接用NPN），否则必须用继电器转换后输入。 传感器的型式不一而足，不过一般用得最多的是两线跟三线的，两线的跟负载串联。三线的多为开集极输出，三根线分别为正负电源和输出晶体管的集电极。传感器的NPN和PNP是根据输出晶体管的型号来的。NPN的负载是接在正电源与集电极之间，而PNP是接在集电极与负电源之间的。要用万用表来判断传感器的型号，需要先给它一个负载，再根据它的输出电压来判断。 源型、漏型是指直流输入/输出PLC而言，针对的是输入点/输出点的COM端，当公共点接入负电位时，就是源型接线；接入正电位时，就是漏型接线。或者换种说法源型是高电平有效，漏型是低电平有效。 源型输入是指输入点接入直流正极有效 漏型输入是指输入点接入直流负极有效 源型输出是指输出的是直流正极 漏型输出是指输出的是直流负极。 源型与漏型的选择决定了使用那种传感器，他决定了COM端口的电压为正或是为负 接近开关npn，pnp区别 先要搞清楚PNP、NPN 表示的意思是什么。P表示正、N表示负。PNP表示平时为高电位，信号到来时信号为负。NPN表示平时为低电位，信号到来时信号为高电位输出.接近开关和光电开关只是检测电路不同输出相同。至于PLC接线，一般用NPN的较多。但多数的日本的PLC有日本型、世界型、和通用型。进入中国的多数为世界型和通用型。可直接用NPN型。接近开关和光电开关的电源正端接电源正、负接公共端、输出接PLC的输入端。

PLC源型 和 漏型 怎么区分

1、源型和漏型，一般针对晶体管型电路而言，可以直接理解为IO电路向外提供/流出电流（源或称为source）或吸收/流入电流（漏或称为sink）。对于DO来说，一般PNP型晶体管输出为源型，输出模块内部已经接好电源，电流通过DO向外流出，不需要外接任何电源DO就可以直接驱动继电器。西门子300/400系列或欧系PLC惯于使用这类输出。日系、台系和西门子200系列和大部分国产PLC一般采用漏型DO，即NPN型，需要外部接线上拉至24V电源，电流从外部继电器等流向输出模块。 2、对于DI来讲，道理是一样的，即判断电流是流出DI端子还是流入，来区分是源型还是漏型。一般来讲，DI的公共COM端接24V，输入0V有效，电流流向是从DI流出，此为源型。而COM接0V，24V有效，此时电流流入DI，此为漏型。 需要注意的是，一些日系的PLC（如三X），对DI输入部分的理解，为“可以接入的输出类型”。具体为：如果DI可以接入源型DO，此时该DI称为“源型输入”，反之称为“漏型输入”。 源型与漏型的DIDO，如果配对组合，可以直接接线使用。即DI（源）——DO（漏），或者DI（漏）——DO（源）。如果同性质的DI、DO互联，一般需要增加上拉电阻等反极性措施。 西门子分源型(PNP)或漏型(NPN)。 1，漏型逻辑：当信号输入端子流出电流时，信号变为ON，为漏型逻辑。 2，源型逻辑：当信号输入端子流入电流时，信号变为ON，为源型逻辑。 以正电源为例： 当信号端子发出“ON”信号时，如果此时其电压为低电平（0V），则为漏型逻辑； 当信号端子发出“ON”信号时，如果此时其电压为高电平（PLC、变频器等一般为24V），则为源型逻辑。 源型输入就是高电平有效，意思是电流从输入点流入，漏型输入是低电平有效，意思是电流从输入点流出。 三菱现在的FX3U是可以选择源型和漏型的 1、源型（source），电流是从端子流出来的，具PNP晶体管输出特性；漏型（sink），电流是从端子流进去的，具NPN晶体管输出特性。 2、s7-200plc既可接漏型，也可接源型，而300plc一般是源型，欧美一般是源型，输入一般用pnp的开关，高电平输入。而日韩好用漏型，一般使用npn型的开关也就是低电平输入。 3、源型输出是指输出的是直流正极，漏型输出是指输出的是直流负极。所以西门子PLC输出，既有源型又有漏型输出，但一般是源型。 4、三菱PLC，输入既有源型又有漏型，但多为漏型。漏型输入对应接的接近开关是NPN 型PLC。。

肖特基接触与欧姆接触

欧姆接触 是指金属与半导体的接触，而其接触面的电阻值远小于半导体本身的电阻，使得组件操作时，大部分的电压降在活动区(Active region)而不在接触面。 欲形成好的欧姆接触，有二个先决条件： （1）金属与半导体间有低的势垒高度(Barrier Height) （2）半导体有高浓度的杂质掺入(N ≧10EXP12 cm-3) 前者可使界面电流中热激发部分(Thermionic Emission)增加;后者则使半导体耗尽区变窄，电子有更多的机会直接穿透(Tunneling)，而同时使Rc阻值降低。 若半导体不是硅晶，而是其它能量间隙(Energy Cap)较大的半导体(如GaAs)，则较难形成欧姆接触(无适当的金属可用)，必须于半导体表面掺杂高浓度杂质，形成Metal-n＋-n or Met al-p+-p等结构。 理论 任何两种相接触的固体的费米能级（Fermi level）（或者严格意义上，化学势）必须相等。费米能级和真空能级的差值称作工函。接触金属和半导体具有不同的工函，分别记为φM和φS。当两种材料相接触时，电子将会从低工函一边流向另一边直到费米能级相平衡。从而，低工函的材料将带有少量正电荷而高工函材料则会变得具有少量电负性。最终得到的静电势称为内建场记为Vbi。这种接触电势将会在任何两种固体间出现并且是诸如二极管整流现象和温差电效应等的潜在原因。内建场是导致半导体连接处能带弯曲的原因。明显的能带弯曲在金属中不会出现因为他们很短的屏蔽长度意味着任何电场只在接触面间无限小距离内存在。 欧姆接触或肖特基势垒形成于金属与n型半导体相接触。 欧姆接触或肖特基势垒形成于金属与p型半导体相接触。在经典物理图像中，为了克服势垒，半导体载流子必须获得足够的能量才能从费米能级跳到弯曲的导带顶。穿越势垒所需的能量φB是内建势及费米能级与导带间偏移的总和。同样对于n型半导体，φB = φM ? χS当中χS是半导体的电子亲合能（electron affinity），定义为真空能级和导带（CB）能级的差。对于p型半导体，φB = Eg ? (φM ? χS)其中Eg是禁带宽度。当穿越势垒的激发是热力学的，这一过程称为热发射。真实的接触中一个同等重要的过程既即为量子力学隧穿。WKB近似描述了最简单的包括势垒穿透几率与势垒高度和厚度的乘积指数相关的隧穿图像。对于电接触的情形，耗尽区宽度决定了厚度，其和内建场穿透入半导体内部长度同量级。耗尽层宽度W可以通过解泊松方程以及考虑半导体内存在的掺杂来计算: 在MKS单位制ρ 是净电荷密度而ε是介电常数。几何结构是一维的因为界面被假设为平面的。对方程作一次积分，我们得到 积分常数根据耗尽层定义为界面完全被屏蔽的长度。就有 其中V(0) = Vbi被用于调整剩下的积分常数。这一V(x)方程描述了插图右手边蓝色的断点曲线。耗尽宽度可以通过设置V(W) = 0来决定，结果为

肖特基的工作原理及特点

肖特基二极管的工作原理和特点 肖特基二极管（SBD）是一种低功耗、大电流、超高速半导体器件。其显著的特点为反向恢复时间极短（可以小到几纳秒），正向导通压降仅0.4V左右，而整流电流却可达到几千安培。肖特基二极管多用作高频、低压、大电流整流二极管、续流二极管、保护二极管，也有用在微波通信等电路中作整流二极管、小信号检波二极管使用。常用在彩电的二次电源 整流,高频电源整流中。 肖特基二极管是以其发明人肖特基博士（Schottky）命名的，SBD是肖特基势垒二极管（SchottkyBarrierDiode,缩写成SBD）的简称。SBD不是利用P型半导体与N型半导体接触形成PN结原理制作的，而是利用金属与半导体接触形成的金属－半导体结原理制作的。因此，SBD也称为金属－半导体（接触）二极管或表面势垒二极管，它是一种热载流子二极 管。 肖特基二极管是贵金属（金、银、铝、铂等）A为正极，以N型半导体B为负极，利用二者接触面上形成的势垒具有整流特性而制成的多属-半导体器件。因为N型半导体中存在着大量的电子，贵金属中仅有极少量的自由电子，所以电子便从浓度高的B中向浓度低的A中扩散。显然，金属A中没有空穴，也就不存在空穴自A向B的扩散运动。随着电子不断从B扩散到A，B表面电子浓度表面逐渐降轻工业部，表面电中性被破坏，于是就形成势垒，其电场方向为B→A。但在该电场作用之下，A中的电子也会产生从A→B的漂移运动，从而消弱了由于扩散运动而形成的电场。当建立起一定宽度的空间电荷区后，电场引起的电子漂移运动和浓度不同引起的电子扩散运动达到相对的平衡，便形成了肖特基势垒。 基本原理是：在金属和N型硅片的接触面上，用金属与半导体接触所形成的势垒对电流进行控制。肖特基与PN结的整流作用原理有根本性的差异。其耐压程度只有40V左右，大多不高于60V，以致于限制了其应用范围。其特长是：开关速度非常快：反向恢复时间特别地短。因此，能制作开关二极和低压大电流整流二极管。 肖特基二极管（SBD）的主要特点： 1）正向压降低：由于肖特基势垒高度低于PN结势垒高度，故其正向导通门限电压和 正向压降都比PN结二极管低（约低0.2V）。 2）反向恢复时间快：由于SBD是一种多数载流子导电器件，不存在少数载流子寿命和反向恢复问题。SBD的反向恢复时间只是肖特基势垒电容的充、放电时间，完全不同于PN 结二极管的反向恢复时间。由于SBD的反向恢复电荷非常少，故开关速度非常快，开关损 耗也特别小，尤其适合于高频应用。 3）工作频率高：由于肖特基二极管中少数载流子的存贮效应甚微，所以其频率响仅为RC时间常数限制，因而，它是高频和快速开关的理想器件。其工作频率可达100GHz。 4）反向耐压低：由于SBD的反向势垒较薄，并且在其表面极易发生击穿，所以反向击穿电压比较低。由于SBD比PN结二极管更容易受热击穿，反向漏电流比PN结二极管大。 SBD的结构及特点使其适合于在低压、大电流输出场合用作高频整流，在非常高的频率下（如X波段、C波段、S波段和Ku波段）用于检波和混频，在高速逻辑电路中用作箝

PLC中漏型和源型的区别

PLC中漏型和源型的区别 什么是源型漏型？什么是上拉电阻？下拉电阻？什么是线驱动输出集电极开路输出，推 挽式输出？(转） 2008年11月27日星期四11:00 我们先来说说集电极开路输出的结构。集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时，输出也为“0”）。对于图1，当左端的输入为“0”时，前面的三极管截止（即集电极c 跟发射极e之间相当于断开），所以5v电源通过1k电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。 我们将图1简化成图2的样子。图2中的开关受软件控制，“1”时断开，“0”时闭合。很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。而当开关断开时，则输出端悬空了，即高阻态。这时电平状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。 再看图三。图三中那个1k的电阻即是上拉电阻。如果开关闭合，则有电流从1k电阻及开关上流过，但由于开关闭和时电阻为0（方便我们的讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降），所以在开关上的电压为0，即输出电平为0。如果开关断开，则由于开关电阻为无穷大（同上，不考虑实际中的漏电流），所以流过的电流为0，因此在1k电阻上的压降也为0，所以输出端的电压就是5v了，这样就能输出高电平了。但是这个输出的内阻是比较大的（即1kω），如果接一个电阻为r的负载，通过分压计算，就可以算得最后的输出电压为5*r/(r+1000)伏，即5/(1+1000/r)伏。所以，如果要达到一定的电压的话，r就不能太小。如果r真的太小，而导致输出电压不够的话，那我们只有通过减小那个1k的上拉电阻来增加驱动能力。但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值，另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。 如果我们将一个读数据用的输入端接在输出端，这样就是一个io口了（51的io口就是这样的结构，其中p0口内部不带上拉，而其它三个口带内部上拉），当我们要使用输入功能时，只要将输出口设置为1即可，这样就相当于那个开关断开，而对于p0口来说，就是高阻态了。 对于漏极开路（od）输出，跟集电极开路输出是十分类似的。将上面的三极管换成场效应管即可。这样集电极就变成了漏极，oc就变成了od，原理分析是一样的。 另一种输出结构是推挽输出。推挽输出的结构就是把上面的上拉电阻也换成一个开关，当要输出高电平时，上面的开关通，下面的开关断；而要输出低电平时，则刚好相反。比起oc 或者od来说，这样的推挽结构高、低电平驱动能力都很强。如果两个输出不同电平的输出口接在一起的话，就会产生很大的电流，有可能将输出口烧坏。而上面说的oc或od输出则不会有这样的情况，因为上拉电阻提供的电流比较小。如果是推挽输出的要设置为高阻态时，则两个开关必须同时断开（或者在输出口上使用一个传输门），这样可作为输入状态，avr 单片机的一些io口就是这种结构。 在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。 1. 电阻作用： l 接电组就是为了防止输入端悬空 l 减弱外部电流对芯片产生的干扰

手把手教你认识PLC输入的源型与漏型接法

手把手教你认识PLC输入的源型与漏型接法 科学加技术 百家号06-0517:35 在PLC的信号输入接线中经常听到源型输入接法和漏型输入接法，很多人对于源型接法和漏型接法一直搞不明白，到底何为源型接法，何为漏型接法。今天我就带大家认识一下到底什么是源型接法，什么是漏型接法。 源型和漏型一般针对的是晶体管电路而言的。从字面上的意思就可以理解，漏型（sink）指的是信号漏掉即信号的流出，而源型（source）刚好就相反，指的是信号的流入，既然是根据信号的流入或是流出来判断，那么就要有一个参考点，判断电流是从这个参考点流入还是流出的，不同的PLC对于使用的这个参考点是不一样的。 三菱PLC的信号输入的接线过程中是以输入点X作为参考点，以信号从这个输入点（X点）的流入还是流出来判断是源型接法还是漏接法。信号从X点流入称为源型接法，信号从X点流出称为漏型接法。 而在西门子PLC中以输入端的公共端M作为参考点，以信号从输入信号端的公共端（M点）流入称为源型输入，以信号从输入信号端的公共端（M点）流出，称为漏型输入。 因此，这也是为什么会出现在三菱的PLC中称为源型接法，在西门子PLC里面却称为漏型接法的原因。 在西门子PLC的接线的过程中，若需要把信号输入端接成源型输入，则需要把公共端M接入到电压的24V端，而这种接法又可以称为共阳极接法。若需要把信号输入端接成漏型接法，则需要把公共端M接入到电压0V。这种接法有可称为共阴极接法。如图所示：

在PLC的信号输入中，我们通常会用到PNP或是NPN这两种输出类型的感应开关，这两者的区别在于输出信号类型都不一样的，如图所示 对于NPN型输出的传感器，当有信号输出时，则信号输出线（黑色）与电源负极线（蓝色）导通，所以输出信号为低电平，根据电路原理，当NPN型传感器的输出信号接入到PLC的输入点时，则另一端公共端M必须接高电平（即电源24V端），所以当一个NPN型的传感器接入到PLC的输入端时，PLC输入端接法应使用源型接法。 对于PNP型输出的传感器，当有信号输出时，则信号输出线（黑色）与电源正极线（棕色）导通，所以输出为高电平，则接入到PLC的输入信号端时，公共端M就必须要要接低电平（即电源的0V），所以此时应接为漏型接法。

肖特基接触与欧姆接触

欧姆接触是半导体设备上具有线性并且对称的电流-电压特性曲线（I-V curve）的区域。如果电流-电压特性曲线不是线性的，这种接触便叫做肖特基接触。 理论：任何相接触的固体的费米能级（化学势）必须相等，费米能级和真空能级的差值称为功函数，因而，接触的金属和半导体具有不同的功函数。当两种材料相接触的时候电子会从低功函数的的一端流向另一端直到费米能级平衡；从而低功函数的材料带有少量正电荷，高功涵的材料带有少量负电荷，最终得到的静电势称为内建场。内建场是导致半导体连接处能带弯曲的原因。 欧姆接触是指金属与半导体的接触，而其接触面的电阻值远小于半导体本身的电阻，使得组件操作时，大部分的电压降在活动区(Active region)而不在接触面。 欲形成好的欧姆接触，有二个先决条件： （1）金属与半导体间有低的势垒高度(Barrier Height)使界面电流中热激发部分(Thermionic Emission)增加 （2）半导体有高浓度的杂质掺入(N ≧10EXP12 cm-3) 使半导体耗尽区变窄，电子有更多的机会直接穿透(Tunneling)，而同时使Rc阻值降低。 若半导体不是硅晶，而是其它能量间隙(Energy Cap)较大的半导体(如GaAs)，则较难形成欧姆接触(无适当的金属可用)，必须于半导体表面掺杂高浓度杂质，形成Metal-n＋-n or Metal-p+-p等结构。 肖特基接触是指金属和半导体材料相接触的时候，在界面处半导体的能带弯曲，形成肖特基势垒。势垒的存在才导致了大的界面电阻。与之对应的是欧姆接触，界面处势垒非常小或者是没有接触势垒。 理论：当半导体与金属接触的时候由于半导体的电子逸出功一般比金属小，电子就从半导体流入了金属，在半导体的表面层形成一个带正电不可移动的杂质离子组成的空间电荷区域。电场方向由半导体指向金属，阻止电子继续向金属中扩散。界面处半导体能带发生了弯曲，想成一个高势能区，这就是肖特基势垒。 肖特基势垒的高度是金属和半导体的逸出功的差值。

三极管源型接法漏型接法

PLC与接近开关、光电开关的接线 PLC的数字量输入接口并不复杂，我们都知道PLC为了提高抗干扰能力，输入接口都采用光电耦合器来隔离输入信号与内部处理电路的传输。因此，输入端的信号只是驱动光电耦合器的内部LED导通，被光电耦合器的光电管接收，即可使外部输入信号可靠传输。 目前PLC数字量输入端口一般分单端共点与双端输入，各厂商的单端共点（Com）的接口有光电耦合器正极共点与负极共点之分，日系PLC通常采用正极共点，欧系PLC习惯采用负极共点；日系PLC供应欧洲市场也按欧洲习惯采用负极共点；为了能灵活使用又发展了单端共点（S/S）可选型，根据需要单端共点可以接负极也可以接正极。 由于这些区别，用户在选配外部传感器时接法上需要一定的区分与了解才能正确使用传感器与PLC为后期的编程工作和系统稳定奠定基础。 二：输入电路的形式 1、输入类型的分类 PLC的数字量输入端子，按电源分直流与交流，按输入接口分类由单端共点输入与双端输入，单端共点接电源正极为SINK（sink Current拉电流），单端共点接电源负极为SRCE（source Current灌电流）。 PLC资料网 2、术语的解释 SINK漏型 SOURCE源型 SINK漏型为电流从输入端流出，那么输入端与电源负极相连即可，说明接口内 部的光电耦合器为单端共点为电源正极，可接NPN型传感器。 SOURCE源型为电流从输入端流进，那么输入端与电源正极相连即可，说明接口 内部的光电耦合器为单端共点为电源负极，可接PNP型传感器。 国内对这两种方式的说法有各种表达： 1）、根据TI的定义，sink Current为拉电流，source Current为灌电流，2）、由按接口的单端共点的极性，共正极与共负极。这样的表述比较容易分清楚。 3）、SINK为NPN接法，SOURCE为PNP接法（按传感器的输出形式的表述）。4）、SINK为负逻辑接法，SOURCE为正逻辑接法（按传感器的输出形式的表述）。5）、SINK为传感器的低电平有效，SOURCE为传感器的高电平有效（按传感器的