dac锁相环电路

dac锁相环电路

DAC锁相环电路是一种常用于频率合成和时钟恢复等应用的电路。它通过将输入信号与参考信号进行比较，并产生一个误差信号，然后根据误差信号调整输出信号的相位和频率，使得输出信号与参考信号保持同步。本文将详细介绍DAC锁相环电路的工作原理和应用。DAC锁相环电路的核心是相位比较器、环形数字控制电压控制器（DCO）和数字模拟转换器（DAC）。相位比较器负责比较输入信号和参考信号的相位差，产生一个误差信号。DCO根据误差信号调整输出信号的频率和相位。DAC将DCO调整后的数字控制电压转换为模拟电压输出，作为参考信号用于比较。

DAC锁相环电路的工作原理如下：首先，输入信号和参考信号经过相位比较器进行比较。如果两个信号的相位差为0，则相位比较器输出的误差信号为0；如果相位差不为0，则相位比较器输出的误差信号将根据相位差的大小和方向而变化。然后，误差信号经过环形数字控制电压控制器调整输出信号的频率和相位。最后，调整后的输出信号经过数字模拟转换器转换为模拟电压输出，作为参考信号用于比较。

DAC锁相环电路在频率合成和时钟恢复等应用中具有广泛的应用。在频率合成中，DAC锁相环电路可以将一个基准频率信号通过倍频或分频的方式生成其他频率的信号。在时钟恢复中，DAC锁相环电路可以提取出输入信号中的时钟信号，并根据时钟信号调整输出信

号的相位和频率，使得输出信号与输入信号保持同步。

DAC锁相环电路具有以下优点：首先，它可以实现高精度的频率合成和时钟恢复。其次，它具有快速的锁定时间和较低的相位噪声。此外，DAC锁相环电路还具有较高的稳定性和抗干扰能力。

然而，DAC锁相环电路也存在一些局限性。首先，由于锁相环电路中包含了数字控制电压控制器和数字模拟转换器等模拟和数字混合的组件，因此会引入一定的非线性和噪声。其次，DAC锁相环电路对参考信号的要求较高，需要稳定且准确的参考信号。

总结起来，DAC锁相环电路是一种常用的频率合成和时钟恢复电路。它通过比较输入信号和参考信号的相位差，并根据误差信号调整输出信号的相位和频率，实现输出信号与参考信号的同步。在实际应用中，DAC锁相环电路具有高精度、快速锁定时间和较低相位噪声的优点，但也存在非线性和参考信号要求高的局限性。随着技术的不断发展，DAC锁相环电路将会在更多领域得到应用，并不断提升其性能和可靠性。

数字锁相环介绍

数字锁相环介绍

————————————————————————————————作者：————————————————————————————————日期：

数字锁相环试验讲义 一、锁相环的分类 模拟、数字如何定义？何谓数字锁相环。是指对模拟信号进行采样量化之后（数字化）的“数字信号”的处理中应用的锁相环，还是指的对真正的“数字信号”如时钟波形进行锁定的锁相环？ 二、数字锁相环的实际应用 欲成其事，先明其义。 现代数字系统设计中，锁相环有什么样的作用。 1）在ASIC设计中的应用。 主要应用领域：窄带跟踪接收；锁相鉴频；载波恢复；频率合成。 例一：为了达到ASIC设计对时钟的要求,许多工程师都在他们的设计中加入了锁相环(PLL)。PLL有很多理想的特性，例如可以倍频、纠正时钟信号的占空比以及消除时钟在分布中产生的延迟等。这些特性使设计者们可以将价格便宜的低频晶振置于芯片外作为时钟源，然后通过在芯片中对该低频时钟源产生的信号进行倍频来得到任意更高频率的内部时钟信号。同时，通过加入PLL，设计者还可以将建立-保持时间窗与芯片时钟源的边沿对齐，并以此来控制建立-保持时间窗和输入时钟源与输出信号之间的延迟。 2）在信号源产生方面的应用 例二：由于无线电通信技术的迅速发展，对振荡信号源的要求也在不断提高。不但要求它的频率稳定度和准确度高，而且要求能方便地改换频率。实现频率合成有多种方法，但基本上可以归纳为直接合成法与间接合成法（锁相环路）两大类。 3）无线通信领域的实际应用 例三：GSM手机的频率系统包括参考频率锁相环，射频本振锁相环、中频本振锁相环。 广义的数字锁相环包括扩频通信中的码跟踪。 三、数字锁相环的基本原理 一般数字锁相环路的组成与模拟锁相环路相同，即也是由相位检波器、环路滤波器和本地振荡器等基本部件构成，但这些部件全部采用数字电路。具体来说数字锁相环由：数字鉴相器、数字环路滤波器、NCO和分频器组成。 四、实际应用中的数字锁相环的实现方法 PLL的结构和功能看起来十分简单，但实际上却非常复杂，因而即使是最好的电路设计者也很难十分顺利地完成PLL的设计。 在实际应用中，针对数字信号或数字时钟的特点，数字锁相环多采用超前滞后型吞吐脉冲的锁相环路来实现。 下面的框图是一个实用的数字锁相环的实现框图。

手机校准的四项目

手机校准基本原理 1 手机校准的原因 一台手机，有大大小小几百个元器件，这些元器件即使是同一批次也会存在差异。手机大批量生产，也不可能做到每台手机的性能完全一模一样。所以我们需要一套校准方法，对这些由于硬件的不一致性所带来的偏差进行微调，从而使得手机能符合GSM通讯规范。 2我们对手机校准的主要内容有四项： 1，AFC(自动频率控制) 校准 2，RX Pathloss(接收路径损耗) 校准 3，APC(自动功率控制)校准 4，ADC (电池电量与显示电量)校准 2.1AFC自动频率控制（automatic frequency control）校准 这个校准是使输出信号频率与给定频率保持确定关系的自动控制方法。手机的频率控制主要是由锁相环完成，在锁相环锁定以后RF VCO的输出频率：Fvco＝26M/N ，即RFVCO 的频率稳定度和频率精度由26MHz晶体振荡器的频率精度决定，所以校准射频频率合成器的频率精度就等于是校准26MHz晶体振荡器的频率精度。GSM规范要求手机的发射和接收信道频率精确度要在0.1ppm之内，手机通过接收基站的频率校准信道的信息，然后通过AFC 去控制射频的VCTCXO可以将射频的频率误差控制在0.1ppm之内。可是每个TCXO之间存在着硬件偏差，所以需要校准。 这个锁相环电路广泛应用于接收机中作自动频率微调电路。它主要有三个部件组成：频率比较器、低通滤波器和可控频率器件。它们的主要关系如下： 对应到手机的电路分布如下： 在天线接收是来之基站的高频信号，经过正交解调器对其高频信号调制解调后，把信号频率降到中频并对信号进行放大。这个正交解调器是受一个模拟信号进行控制，这个模拟信号通过A/D转换器转化成数字信号，这个数字信号就是DAC,它就是相当于锁相环负反馈电路的反馈信号。所以通过校准DAC的值就可以控制频率的微调。

dac锁相环电路

dac锁相环电路 DAC锁相环电路是一种常用于频率合成和时钟恢复等应用的电路。它通过将输入信号与参考信号进行比较，并产生一个误差信号，然后根据误差信号调整输出信号的相位和频率，使得输出信号与参考信号保持同步。本文将详细介绍DAC锁相环电路的工作原理和应用。DAC锁相环电路的核心是相位比较器、环形数字控制电压控制器（DCO）和数字模拟转换器（DAC）。相位比较器负责比较输入信号和参考信号的相位差，产生一个误差信号。DCO根据误差信号调整输出信号的频率和相位。DAC将DCO调整后的数字控制电压转换为模拟电压输出，作为参考信号用于比较。 DAC锁相环电路的工作原理如下：首先，输入信号和参考信号经过相位比较器进行比较。如果两个信号的相位差为0，则相位比较器输出的误差信号为0；如果相位差不为0，则相位比较器输出的误差信号将根据相位差的大小和方向而变化。然后，误差信号经过环形数字控制电压控制器调整输出信号的频率和相位。最后，调整后的输出信号经过数字模拟转换器转换为模拟电压输出，作为参考信号用于比较。 DAC锁相环电路在频率合成和时钟恢复等应用中具有广泛的应用。在频率合成中，DAC锁相环电路可以将一个基准频率信号通过倍频或分频的方式生成其他频率的信号。在时钟恢复中，DAC锁相环电路可以提取出输入信号中的时钟信号，并根据时钟信号调整输出信

号的相位和频率，使得输出信号与输入信号保持同步。 DAC锁相环电路具有以下优点：首先，它可以实现高精度的频率合成和时钟恢复。其次，它具有快速的锁定时间和较低的相位噪声。此外，DAC锁相环电路还具有较高的稳定性和抗干扰能力。 然而，DAC锁相环电路也存在一些局限性。首先，由于锁相环电路中包含了数字控制电压控制器和数字模拟转换器等模拟和数字混合的组件，因此会引入一定的非线性和噪声。其次，DAC锁相环电路对参考信号的要求较高，需要稳定且准确的参考信号。 总结起来，DAC锁相环电路是一种常用的频率合成和时钟恢复电路。它通过比较输入信号和参考信号的相位差，并根据误差信号调整输出信号的相位和频率，实现输出信号与参考信号的同步。在实际应用中，DAC锁相环电路具有高精度、快速锁定时间和较低相位噪声的优点，但也存在非线性和参考信号要求高的局限性。随着技术的不断发展，DAC锁相环电路将会在更多领域得到应用，并不断提升其性能和可靠性。

常用集成电路型号与功能表

0741 运算放大器 2063A JRC杜比降噪 20730 双功放 24C01AIPB21 存储器 27256 256K-EPROM 27512 512K-EPROM 2SK212 显示屏照明 3132V 32V三端稳压 3415D 双运放 3782M 音频功放 4013 双D触发器 4017 十进制计数器/脉冲分配器4021 游戏机手柄 4046 锁相环电路 4067 16通道模拟多路开关 4069 游戏机手柄 4093 四2输入施密特触发器 4098 41256 动态存储器 52432-01 可编程延时电路 56A245 开关电源 5G0401 声控IC 5G673 八位触摸互锁开关 5G673 触摸调光 5G673 电子开关 6116 静态RAM 6164 静态RAM 65840 单片数码卡拉OK变调处理器7107 数字万用表A/D转换器74123 单稳多谐振荡器 74164 移位寄存器 7474 双D触发器 7493 16分频计数器 74HC04 六反相器 74HC157 微机接口 74HC4053 74HCU04 六反相器 74LS00 与门 74LS00 4*2与非门 74LS00 四2与非门 74LS00 与门 74LS04 6*1非门 74LS08 4*2与门 74LS11 三与门

74LS123 双单稳多谐振荡器 74LS123 双单稳多谐振荡器 74LS138 三~二译码器 74LS142 十进制计数器/脉冲分配器 74LS154 4-16线译码器 74LS157 四与或门 74LS161 四2计数器 74LS161 十六进制同步计数器 74LS161 四~二计数器 74LS164 数码管驱动 74LS18 射频调制器 74LS193 加/减计数器 74LS193 四2进制计数器 74LS194 双向移位寄存器 74LS27 4*2或非门 74LS32 四或门 74LS32 4*2或门 74LS374 八位D触发器 74LS374 三态同相八D触发器 74LS377 74LS48 7位LED驱动 74LS73 双J-K触发器 74LS74 双D触发器 74LS85 四位比较器 74LS90 计数器 75140 线路接收器 75141 线路接收器 75142A 线路接收器 75143A 线路接收器 7555 时钟发生器 79MG 四端负稳压器 8051 空调单片机 8338 六反相器 A1011 降噪 ACVP2205-26 梳状滤波视频处理 AD536 专用运放 AD558 双极型8位D-A(含基准电压)变换器AD558 双极型8位D-A(含基准电压)变换器AD574A 12比特A/D变换器 AD650 AD670 8比特A/D变换器(单电源) AD7523 D-A变换器 AD7524 D-A变换器 AD7533 模数转换器

锁相环原理

锁相环(PLL)电路存在于各种高频应用中，从简单的时钟净化电路到用于高性能无线电通信链路的本振(LO)，以及矢量网络分析仪(VNA)中的超快开关频率合成器。本文将参考上述各种应用来介绍PLL电路的一些构建模块，以指导器件选择和每种不同应用内部的权衡考虑，这对新手和PLL专家均有帮助。本文参考ADI公司的ADF4xxx和HMCxxx系列PLL和压控振荡器(VCO)，并使用ADIsimPLL（ADI公司内部PLL电路仿真器）来演示不同电路性能参数。基本配置：时钟净化电路锁相环的最基本配置是将参考信号(FREF)的相位与可调反馈信号(RFIN)F0的相位进行比较，如图1所示。图2中有一个在频域中工作的负反馈控制环路。当比较结果处于稳态，即输出频率和相位与误差检测器的输入频率和相位匹配时，我们说PLL被锁定。就本文而言，我们仅考虑ADI公司ADF4xxx系列PLL所实现的经典数字PLL架构。该电路的第一个基本元件是鉴频鉴相器(PFD)。PFD将输入到REFIN的频率和相位与反馈到RFIN的频率和相位进行比较。ADF4002 是一款可配置为独立PFD（反馈分频器N = 1）的PLL。因此，它可以与高质量压控晶体振荡器(VCXO)和窄低通滤波器一起使用，以净化高噪声REFIN 时钟。 鉴频鉴相器：

图3中的鉴频鉴相器将+IN端的FREF输入与和-IN端的反馈信号进行比较。它使用两 个D型触发器和一个延迟元件。一路Q输出使能正电流源，另一路Q输出使能负电流源。这些电流源就是所谓电荷泵。有关PFD操作的更多详细信息，请参阅"用于高频接收器和发射器的锁相环"。使用这种架构，下面+IN端的输入频率高于-IN端（图4），电荷泵输出会推高电流，其在PLL低通滤波器中积分后，会使VCO调谐电压上升。这样，-IN频率将随着VCO频率的提高而提高，两个PFD输入最终会收敛或锁定到相同 频率（图5）。如果-IN频率高于+IN频率，则发生相反的情况。

频率合成技术原理

频率合成技术原理 频率合成技术是一种用于产生特定频率的信号的技术。通过频率合成 技术，我们可以将一个或多个较低频率的信号组合在一起，从而得到一个 高频率的合成信号。频率合成技术在通信系统中得到广泛应用，特别是在 无线通信和雷达系统中。 基于锁相环的频率合成是一种广泛使用的方法，它利用了锁相环电路 的特性。锁相环电路由相位比较器、环路滤波器、VCO（控制电压振荡器）和分频器组成。其工作原理如下： 1.相位比较器：相位比较器用于比较参考信号和VCO输出信号的相位差。如果相位差存在，则相位比较器将产生一个纠偏信号。 2.环路滤波器：环路滤波器用于平滑纠偏信号，以便更好地控制VCO 的频率。 3.VCO：VCO的频率受到环路滤波器输出信号的控制。如果纠偏信号 存在，则VCO的频率将增加或减小，以减小纠偏信号。 4.分频器：分频器将VCO的输出信号进行分频，以便产生所需的最终 频率。 通过调节参考信号和锁相环中的其他参数，我们可以得到所需的合成 频率。基于锁相环的频率合成技术具有输出信号频率非常稳定的优点，可 以实现高精度的频率合成。 另一种常见的频率合成技术是直接数字合成（DDS）技术。基于DDS 的频率合成器使用数字信号处理器（DSP）和相位累加器来产生输出信号。

1.相位累加器：相位累加器是一个数字计数器，用于累加一个固定的相位步进值。这个相位步进值由控制器传递给相位累加器，并决定了输出信号的频率。 2.数字信号处理器：DSP接收相位累加器的输出，并使用一种数学公式将其转换为合成频率的数字表示。该数字信号随后通过数字模拟转换器（DAC）转换为模拟信号。 3.数字模拟转换器：DAC将数字表示的信号转换为模拟信号，该信号经过滤波器以消除数字转换过程中引入的噪声和失真。 基于DDS的频率合成技术具有输出频率范围广、相位和频率调节较灵活等优点。然而，由于其使用了数字信号处理器，因此在高频率合成时可能会受到时钟频率的限制。 总的来说，频率合成技术是一种通过组合较低频率信号以产生特定频率的信号的方法。无论是基于锁相环还是基于DDS的频率合成技术，都可以实现高精度的频率合成，并在通信系统中发挥重要作用。

锁相环技术原理及fpga实现

锁相环技术原理及fpga实现 一、锁相环技术原理 锁相环（Phase Locked Loop，PLL）是一种电路技术，用于在输入信号与参考信号之间产生固定的相位关系。它由一个相位比较器、一个低通滤波器和一个控制电压源组成。 1. 相位比较器 相位比较器是锁相环的核心部件，用于比较输入信号和参考信号的相位差。常见的有两种类型：单极性和双极性。单极性相位比较器只能检测到一个方向的相位差，而双极性可以检测两个方向的相位差。 2. 低通滤波器 低通滤波器用于对比较结果进行平滑处理，去除高频噪声和不稳定因素。 3. 控制电压源 控制电压源根据低通滤波器输出的直流电压来调整VCO（Voltage

Controlled Oscillator）的频率。当输入信号与参考信号之间存在相位差时，控制电压源会调整VCO输出频率使其与参考信号同步。 二、FPGA实现 FPGA（Field Programmable Gate Array）是一种可编程逻辑芯片，可以被重新编程以实现各种功能。在FPGA中实现锁相环的过程主要包括以下几个步骤： 1. 时钟分频器 首先需要将输入信号进行分频，使其与参考信号具有相同的频率。这可以通过时钟分频器实现，FPGA中常见的时钟分频器有计数器和DDS（Direct Digital Synthesis）。 2. 相位比较器 相位比较器可以采用XOR门或D触发器等逻辑门电路实现。其中XOR门可以检测到单极性相位差，而D触发器可以检测到双极性相位差。 3. 低通滤波器

低通滤波器可以使用FPGA中的数字滤波器实现，常见的有FIR （Finite Impulse Response）和IIR（Infinite Impulse Response）滤波器。 4. 控制电压源 控制电压源通常由DAC（Digital-to-Analog Converter）实现，将数字控制信号转换为模拟电压输出。这个电压输出会通过OPA （Operational Amplifier）放大并接入VCO来调整其输出频率。 5. VCO VCO是锁相环中最重要的部件之一，它通过控制电压源调整输出频率以与参考信号同步。在FPGA中可以使用数字控制方式实现VCO，也可以使用外部模拟电路。常见的VCO类型有LC振荡器和晶体振荡器。 以上就是锁相环技术原理及FPGA实现的详细介绍。通过这种技术， 我们可以在不同频率的信号之间建立稳定的相位关系，广泛应用于通信、测量、控制等领域。

4046芯片

4046芯片 4046芯片是一种多功能模拟数字转换器（ADC）和数字模拟 转换器（DAC）芯片。它由一组数字逻辑门和放大器组成， 用于实现信号的模拟和数字转换。 4046芯片可用于多种应用，例如锁相环（PLL）电路、频率合成器、频率跟踪器、数码相位锁定环路（DPLL）等。它能够 将模拟信号转换为数字信号，并将数字信号转换为模拟信号。以下是关于4046芯片的详细介绍。 1. 锁相环（PLL）电路：4046芯片可用作PLL电路的核心部件。它可以实现频率合成、频率跟踪和相位锁定等功能。通过调整输入信号和参考信号之间的相位差，4046芯片可以将输 入信号锁定到参考信号的相位和频率。 2. 频率合成器：4046芯片可以生成稳定的高频信号。它可以 将低频信号调制到高频，并通过调整振荡器的控制电压来实现频率的调节。这使得4046芯片非常适合用于射频电路、电视 和广播设备等领域。 3. 频率跟踪器：4046芯片可以实现信号的频率跟踪和锁定。 它可以将一个输入信号的频率转换为数字信号，并通过反馈机制来调整输入信号的频率，使其与参考信号的频率保持同步。 4. 数码相位锁定环路（DPLL）：4046芯片可以用作数码相位 锁定环路的核心元件。数码相位锁定环路是一种常用的时钟恢复和时钟提取技术，可用于数据通信设备和数字音视频设备中。

4046芯片可以将失真的时钟信号转换为稳定的时钟信号，并通过反馈机制来实现时钟的同步和提取。 除了以上应用，4046芯片还具有以下特点： 1. 高精度：4046芯片具有很高的精度和稳定性，可以实现精确的模拟和数字信号转换。 2. 宽电压范围：4046芯片的工作电压范围通常为3V至15V，使其能够适应不同的应用需求。 3. 多功能性：4046芯片支持多种功能，如锁相环、频率合成和频率跟踪等。这使得它成为设计各种电子设备的理想选择。 总结而言，4046芯片是一种功能强大的模拟数字转换器和数字模拟转换器芯片。它可以应用于锁相环电路、频率合成器、频率跟踪器和数码相位锁定环路等多种应用领域。其高精度、宽电压范围和多功能性使得4046芯片成为设计各种电子设备的理想选择。

取样锁相频率合成器的研究

取样锁相频率合成器的研究 取样锁相频率合成器（SSPLL）是一种基于数字信号处理的频率合成器。与传统的晶体振荡器相比，SSPLL具有独特的抗噪性能和频率可调范 围广的特点。近年来，SSPLL已成为信号发生器和调制器中广泛使用 的关键电路。本文将介绍SSPLL的基本原理、设计方法及其应用。 一、基本原理 SSPLL的基本原理是在ADC（模数转换器）和DAC（数字模拟转换器）之间添加锁相环（PLL）电路。SSPLL中的PLL主要有三个模块：相位检测器（PD）、环形滤波器（LPF）和数字控制振荡器（DCO）。PLL的输出控制DAC，DCO的控制电压使其产生的频率与参考频率相匹配。 二、设计方法 SSPLL的设计方法包括两个主要的部分：PLL的设计和ADC/DAC的 设计。在PLL的设计中，需要确定参考频率、VCO频率、PLL带宽和稳定性。参考频率是指PLL输入信号的频率，VCO频率是指PLL输出信号的频率。PLL带宽越宽，相位误差越小，但稳定性也越差。因此 需要在带宽和稳定性之间取得平衡。

在ADC/DAC的设计中，需要确定ADC/DAC的分辨率、采样率和信噪比。由于SSPLL的性能直接受ADC/DAC的影响，因此需要根据实际应用情况和所需性能进行最佳选择。 三、应用 SSPLL在通讯、测量和制造等领域中有广泛的应用。在通讯中，SSPLL 可以用于频率抖动抑制和频率合成。在测量中，SSPLL可以用于频率计和精密时间测量。在制造中，SSPLL可以用于高精度时钟生成和模数转换器时钟。 总之，SSPLL是一种高效的频率合成器，具有广泛的应用前景。在实际设计中，需要根据实际情况进行调整，以满足相关的性能要求。随着技术的不断发展，SSPLL的应用将越来越广泛，为我们的生活带来更大的便利和效益。

ADC和DAC接地经典详解

大多数的ADC都有模拟地（AGnd）和数字地（DGnd）引脚，但是太多的工程师和datasheet作者都不确定该怎么进行连接。这篇文章考虑了这些引脚电流流动的本质，内部及外部噪声对于精确数据转换的影响，不同的接地，去耦和大多数情况下使转换器工作在最好状态的建议及证明。 数据转换器（ADCs和DACs）是精确，敏感的器件，它的模拟接口易受噪声影响（这篇文章的大部分建议是对于ADCs和DACs）。 混合信号系统（同时拥有模拟和数字处理的系统）经常有分离的模拟地和数字地，将易受噪声影响的模拟信号与通常产生噪声的数字地隔离开来。 数据转换器——也就是模拟到数字的转换器（ADCs）和数字到模拟的转换器（DACs）——是精确且易受噪声影响的敏感器件。 除非另外说明，本文中的所有建议适用于ADCs和DACs。 在应用数据转换器的系统中，一个普遍的问题是如何接地使模拟信号状态最好。包括模拟信号和数字信号处理的混合信号系统通常有分离的数字地和模拟地，来避免数字部分的噪声耦合到敏感的模拟信号上。对这些地进行单点汇合，有时称作星形点（star point），汇合点通常邻近电源。 ADCs和DACs通常有分离的模拟地引脚和数字地引脚（分别标作AGND和DGND）。它们应该连在一起并接到系统的模拟地，尽管datasheet有其它建议。 ADCs和DACs通常有分离的模拟地引脚和数字地引脚，分别标作AGND（或模拟地）和DGND（或数字地），并且datasheet通常建议这两种引脚应该在器件外连在一块。这引起一个问题——然后怎么将它们连到系统的模拟和数字地，而不引起地环路。 解决办法很简单——不要这样做！它们应该都连到系统模拟地。 尽管datasheet建议它们应该分别连到系统的模拟地和数字地，但通常更好的做法是忽略这个建议，将它们连在一块再接到系统的模拟地。 一个哲学问题！ AGND和DGND应该都连到系统模拟地平面。描述为DGND的引脚并不意味着它应该连到系统数字地。 这当然引起一个问题，为什么一个指定为数字地的引脚应该接到系统的模拟地。 这就是哲学家所说的“范畴错误”（category mistake）。简单地说，当我们假设同样的文字在不同上下文中表示同样的意思时，我们就犯了一个范畴错误。这个引脚不是因为接到系统数字地而称为数字地引脚，而是这个引脚有转换器的

锁相环

锁相环的原理及性能分析 董昊 2010111873 锁相环是一个使输出信号（由振荡器产生）与参考信号或者输入信号在频率和相位上同步的电路。在同步（锁定）状态，振荡器的输出信号和参考信号之间的相位差为零，或者保持常数。如果出现相位误差，一种控制机理作用到振荡器上，使得相位误差再次减少到最小。在这样的控制系统中，实际输出信号的相位锁定到参考信号的相位，因而我们称之为锁相环。图一为锁相环的模块图。 图一 锁相环结构图 假设PLL 的输入信号是正弦cos(2)c f t πφ+，VCO 的输出是'sin(2)c f t πφ+，则两信号的乘积为 ' ' ' ()cos(2)sin(2)11sin()sin(4) 2 2 c c c e t f t f t f t πφπφφφπφφ=+∙+=-+ ++ 环路滤波器是一个低通滤波器，它仅相应低频分量2c f 而滤除高频分量 ' s i n (4)c f t πφφ++。VCO 基本上是一个正弦信号发生器，其瞬时相位为 ' 2()2()c c f t t f t K v t d πφπτ∞ -∞ +=+⎰ K 是以弧度/伏为单位的增益常数，因此 ' ()()t K v t d φτ∞ -∞ =⎰ 将输入信号与VCO 输出相乘并忽略倍频项，可将PPL 简化为如图二所示的等效闭环系统模型。 图二 简化的PPL 模型

正常运行时，环路跟踪输入的载波相位，相位误差'φφ-较小，因此 ' ' sin()φφφφ -≈- 因此，PLL 成为线性的。 一、 锁定状态下的锁相环性能 如果假设锁相环已经锁定，并且在以后一段时间内一直处于锁定状态，我们就可以给系统建立线性数学模型。在锁定状态下鉴相器的输出信号可表示为 d d e u K θ= 鉴相器的传输函数可以写成 ()() d d d U s K s =Θ 通常滤波器选择比较简单的传递函数 211()1s F s s ττ+= + 式中1τ，2τ是控制环路带宽的设计参数。 VCO 的角频率可表示为 20200()()()f t t K u t ωωωω=+∆=+ 式中0K 称为VCO 增益。我们利用对频率变化2()t ω∆积分得到相位2()t θ 22 0()()()f t t dt K u t dt θω = ∆=⎰⎰ 因此输出相位2θ的拉普拉斯变换为 02()()f K s U s s Θ= 所以VCO 的传输函数为 02()() f K s U s s Θ= 在高增益情况下，滤波器的误差传递函数为 2 2 2 ()2e n n s H s s s ζωω= ++ 下面考虑在锁定状态下锁相环的瞬态响应。 当相位阶跃信号作为参考输入时，相位信号1()t θ为一个阶跃函数

DAC波形发生器课程设计实验报告

DAC的输出控制 班级： 1221201 专业：测控技术与仪器 姓名： xxxxx 学号： xxxxx 指导老师：周伟 东华理工大学 2015年1月12日 目录 第1章系统设计方案 (2) 1.1 设计思路 (2) 1.2 方案比较与选择 (2) 第2章系统硬件设计……………………………………………………………………….2. 2.1 主控制器电路 (2) 2.2 数模转换电路 (3) 第3章系统软件设计................................................................................ .6 3.1 系统整体流程...................................................................................... .6 3.2 数模转换程序...................................................................................... .6 第4章系统调试 (8) 4.1 proteus的调试 (8) 第5章结论与总结 (11) 5.1 结论 (11) （系统总体设计与完成做一个总结，是客观的，主要包括：设计思路，设计过程，测

试结果及完善改进的方向。） 5.2 总结 (11) （这是一个主观的总结，谈谈自己收获和不足等方面的内容。） 第1章系统设计方案 1.1 设计思路 （一）、课设需要各个波形的基本输出。如输出矩形波、锯齿波，正弦波。这些波形的实现的具体步骤：正弦波的实现是非常麻烦的。它的实现过程是通过定义一些数据，然后执行时直接输出定义的数据就可以了。然而为了实现100HZ的频率，终于发现，将总时间除了总步数，根据每步执行时间，算出延时时间，最终达到要求，然后建一个表通过查表来进行输出，这样主要工作任务就落到了建表的过程中。这样做的好处在于，查表所耗费的时钟周期相同，这样输出的点与点之间的距离就相等了，输出的波形行将更趋于完美，当然更让我们感到的高兴的是它输出波形的频率将近达到了100赫兹，能够满足我们设计的扩展要求了。而三角波，则每次累加1，当达到初值时，每次累减1，算出延时时间，也就达到要求了，矩形波和锯齿波类似。 （二）、这次做的三种波形可以相互转换，这个实现起来找了很多人最终发现，在每次循环之初进行扫描，而在每个中断入口处，对中断优先级进行设定，最终达到设计目的。 1.2 方案比较与选择 方案一：采用模拟电路搭建函数信号发生器，它可以同时产生方波、三角波、正 弦波。但是这种模块产生的不能产生任意的波形（例如梯形波），并且频率调节很不 方便。 方案二：采用锁相式频率合成器，利用锁相环，将压控振荡器（VCO）的输出频 率锁定在所需频率上，该方案性能良好，但难以达到输出频率覆盖系数的要求，且电 路复杂。 方案三：使用集成信号发生器发生芯片，例如AD9854,它可以生成最高几十MHZ 的波形。但是该方案也不能产生任意波形（例如梯形波），并且价格昂贵。 方案四：采用AT89C51单片机和DAC0832数模转换器生成波形，加上一个低通滤 波器，生成的波形比较纯净。它的特点是可产生任意波形，频率容易调节，频率能达 到设计的500HZ以上。性能高，在低频范围内稳定性好、操作方便、体积小、耗电 少。 经比较，方案四既可满足课程设计的基本要求又能充分发挥其优势，电路简单，易控制，性价比高，所以采用该方案. 第2章系统硬件设计

GP88对讲机的电路原理及常见故障处理

0 2007-5-29

主要原理及常见故障处理 1,发射和接收的音频处理 TX和RX的音频处理主要在音频滤波器IC（U402）中实现。U402的参数是由微处理器U401ROM和EPROM 数据通过串行的时钟和数据线编程得到的；同时音频处理的电路转换，如收、发转换等，也是由微处理器通过U402控制的。 1.3.1 TX音频处理 （1）内部MIC偏置开关和TX音频哑音控制门内置MIC（MK401）的工作偏压是由开关管Q407、电阻R453、R454和电容C463组成的开关电路所控制。对Q407的控制由微处理器经AFIC的扩展输出端口U402脚40完成。当按下PTT（U401脚18接地）时，U401通过串行总线使U402脚40输出低电平，Q407导通输出提供内置MIC工作电压。 TX音频哑音门电路由晶体管Q409、电阻R462、R463构成。当AFIC的扩展输出端口脚40处在逻辑“L”状态时，Q409导通，U407B脚7输出MIC音频信号通过TX音频哑音门；当U402脚40处在逻辑“HI”状态时，即Q409Vb为4V，Ve为2.4V，Q409截止，外接MIC音频信号不能通过TX音频哑音门，即哑音门抑制了MIC信号，使之不干扰音频编码。 （2）外部PTT感应电路 为适应不同的工作环境，有时需要使用GP88的外接扬声器。 当在接点J3插入外接PTT附件并按下外部PTT开关时，因在附件中PTT开关与外接MIC串联，所以外部PTT感应三极管Q408由截止变为导通，此时微处理器U401脚54监控到Q408集电极电压为逻辑“HI”状态（即由0变为2.5V）后，微处理器将对讲机设置为发射模式。 （3）MIC放大器 内置MIC（MK401）送出的音频经C429、C404、J3和L403耦合到MIC放电器U407B；而外置MIC 音频只经L403耦合到U407B的输入端。TX音频经放大滤波后输入到AFIC（U402）进行进一步的音频信号处理。 （4）预加重放大器和限幅器 TX音频经预加重元件R506、C462输入到U402内设的预加重放大器进行预加重；预加重之后再

认识声卡 CODEC、DAC、ADC

认识声卡CODEC、DAC、ADC 在声卡上往往可以找到1颗或者2颗甚至3颗4面有引脚的正方形芯片，面积一般为0.5-1.0平方厘米。这就是CODEC。CODEC是多媒体数字信号编解码器，主要负责数字->模拟信号转换（DAC）和模拟->数字信号的转换（ADC）。不管是音频加速器好，还是I/O控制器好，他们输入输出的都是纯数字信号，我们要使用声卡上的Line Out插孔输出信号的话，信号就需要经过声卡上的CODEC的转换处理。可以说，声卡模拟输入输出的品质和CODEC的转换品质有着重大的关系，音频加速器或I/O控制器决定了声卡内部数字信号的质量，而CODEC则决定了模拟输入输出的好坏。在购买声卡时，不但要熟悉音频加速器或I/O控制器的品质，还需要对其采用的CODEC有所了解。在生产厂家的网站上均提供了各种CODEC的技术资料下载。 ● AC'97 CODEC

AC'97 Codec AC'97全称Audio CODEC '97，是以intel几家业界巨头制定的多媒体声卡规范。AC'97历经3次大的修改。 AC'97 1.x：固定的48kHz采样输出。 AC'97 2.1：扩展了部分音频特征，开始支持多种采样率输出以及多声道输出。 AC'97 2.2：更加完善和扩展了部分音频特征，开始支持S/PDIF输出。S/PDIF 即Sony/Philips Digital Interface，索尼飞利浦数字界面。 受AC'97白皮书技术约束的CODEC就是AC'97 CODEC，AC'97 CODEC和音频加速器使用AC-Link通讯；现在目前市面上的大部分声卡，包括板载的软卡，都不同程度的受AC'97规范约束。为什么说不同程度呢？因为AC'97不是一个强制性的规范，在不少声卡当中，仅仅接受了部分AC'97标准而已。AC'97是一个出于节省成本的规范，规范中约定了不少有损音质的操作，例如SRC（Sample Rate Convertor，采样频率转换器）。AC'97 CODEC一般采用48pin封装，4面有引脚，每面12个，非常好识别。我们来看看常见声卡上的AC'97 CODEC是什么样子。

DDS信号发生器原理

相位累加器（N比特）正弦查询表 （ROM） 数模转换 （DAC） 低通滤波器 （LPF） 时钟 （f c ） 频率 （f 0） 控制字（M）输出 2 基本原理 2.1 直接数字频率合成器 直接数字合成（Direct Digital Synthesis，简称DDS）技术是从相位概念出发，直接对参考正弦信号进行抽样，得到不同的相位，通过数字计算技术产生对应的电压幅度，最后滤波平滑输出所需频率。 2.1.1 DDS工作原理 下面，通过从相位出发的正弦函数产生描述DDS的概念。 图1表示了半径R为1的单位圆，半径R绕圆心旋转与X轴的正方向形成夹角θ(t)，即相位角。 图1 单位圆表示正弦函数S= R sinθ(t) DDS的原理框图如图2所示。图中相位累加器可在每一个时钟周期来临时将频率控制字（FTW）所决定的相位增量M累加一次，如果记数大于2N，则自动溢出，而只保留后面的N位数字于累加器中[9]。 图2 DDS原理框图

DDS的数学模型可归结为：在每一个时钟周期T c 内，频率控制字M与N比特相位累加器累加一次，并同时对2N取模运算，得到的和（以N位二进制数表示）作为相位值，以二进制代码的形式去查询正弦函数表ROM，将相位信息转变成相应的数字量化正弦幅度值，ROM输出的数字正弦波序列再经数模转换器转变为阶梯模拟信号，最后通过低通滤波器平滑后得到一个纯净的正弦模拟信号。 由于ROM表的规模有限，相位累加器一般仅取高位作为寻址地址送入正弦查询表获得波形幅度值。正弦查询表中以二进制数形式存入用系统时钟对正弦信号进行采样所得的样值点，可见只需改变查询表内容就可实现不同的波形输出。 2.1.2 DDS的结构 DDS的基本结构包括相位累加器、正弦查询表（ROM）、数模转换器（DAC）和低通滤波器（LPF），其中从频率控制字到波形查询表实现由数字频率值输入生成相应频率的数字波形，其工作过程为： ⑴确定频率控制字M； ⑵在时钟脉冲f c 的控制下，该频率控制字累加至相位累加器生成实时数字相位值； ⑶将相位值寻址ROM转换成正弦表中相应的数字幅码。 模块DAC实现将数字幅度值高速且线性地转变为模拟幅度值，DDS产生的混叠干扰由DAC之后的低通滤波器滤除]7[。 ㈠相位累加器 相位累加器是DDS最基本的组成部分，用于实现相位的累加并存储其累加结果。 若当前相位累加器的值为Σ n ，经过一个时钟周期后变为Σ 1+ n ，则满足 Σ 1+ n =Σ n +M Σ n 为一等差数列，不难得出：Σ n =nM+Σ 其中Σ 为相位累加器的初始相位值。 ㈡正弦查询表（ROM） DDS查询表所存储的数据是每一个相位所对应的二进制数字正弦幅值，在每一个时钟周期内，相位累加器输出序列的高m位对其进行寻址，最后的输出为该相位相对应的二进制正弦幅值序列。 ㈢数模转换器（DAC） 数模转换器的作用是将数字形式的波形幅值转换成所要求合成频率的模拟形式

全数字锁相环设计

桂林电子科技大学毕业设计（论文）报告用纸第 1 页共27 页引言 锁相的概念是在19世纪30年代提出的，而且很快在电子学和通信领域中获得广泛应用。尽管基本锁相环的从开始出现几乎保持原样，但是使用不同的技术制作及满足不同的应用要求，锁相环的实现对于特定的设计还是蛮大的挑战。 锁相环在通信、雷达、测量和自动化控制等领域应用极为广泛，已经成为各种电子设备中必不可少的基本部件。随着电子技术向数字化方向发展，需要采用数字方式实现信号的锁相处理。锁相环技术在众多领域得到了广泛的应用。如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。传统的锁相环由模拟电路实现，而全数字锁相环(DPLL)与传统的模拟电路实现的锁相环相比，具有精度高且不受温度和电压影响，环路带宽和中心频率编程可调，易于构建高阶锁相环等优点，并且应用在数字系统中时，不需A/D及D/A转换。随着通讯技术、集成电路技术的飞速发展和系统芯片(SoC)的深入研究，全数字锁相环必然会在其中得到更为广泛的应用。因此，对全数字锁相环的研究和应用得到了越来越多的关注。 传统的数字锁相环系统是希望通过采用具有低通特性的环路滤波器，获得稳定的振荡控制数据。对于高阶全数字锁相环，其数字滤波器常常采用基于DSP 的运算电路。这种结构的锁相环，当环路带宽很窄时，环路滤波器的实现将需要很大的电路量，这给专用集成电路的应用和片上系统SOC（system on chip）的设计带来一定困难。另一种类型的全数字锁相环是采用脉冲序列低通滤波计数电路作为环路滤波器，如随机徘徊序列滤波器、先N后M序列滤波器等。这些电路通过对鉴相模块产生的相位误差脉冲进行计数运算，获得可控振荡器模块的振荡控制参数。由于脉冲序列低通滤波计数方法是一个比较复杂的非线性处理过程，难以进行线性近似，因此，无法采用系统传递函数的分析方法确定锁相环的设计参数。不能实现对高阶数字锁相环性能指标的解藕控制和分析，无法满足较高的应用需求。 由于数字电子技术的迅速发展，尤其是数字计算和信号处理技术在多媒体、自动化、仪器仪表、通讯等领域的广泛应用，用数字电路处理模拟信号的情况日益普遍。所以模拟信号数字化是信息技术的发展趋势，而数字锁相环在其中扮演着重要角色。近年来，随着VLSI技术的发展, 随着大规模、超高速集成电路的飞速发展,数字系统的集成度和逻辑速度越来越高,这使得数字锁相环在数字通信、控制工程及无线电电子学的各个领域中的应用也越来越广泛。数字锁相环路已在数字通信、无线电电子学及电力系统自动化等领域中得到了极为广泛的应用。随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集成到一个芯片上去。在基于FPGA的通信电路中，可以把全数字锁相环路作为一个功能模块嵌入FPGA中，构成片内锁相环。