计算机组成原理存储器(1)(1)
1.存储器
一、单选题（题数54，共7 ）
1
在下述存储器中，允许随机访问的存储器是（）。（1.2分）
A、磁带 B 、磁盘 C 、磁鼓 D 、半导体存储器
正确答案D
2
若存储周期250ns，每次读出16位，则该存储器的数据传送率为（）。（1.2分）
A、4×10^6字节/秒
B、4M字节/秒
C、8×10^6字节/秒
D、8M字节/秒
正确答案C
3
下列有关RAM和ROM得叙述中正确的是()。
IRAM是易失性存储器，ROM是非易失性存储器
IIRAM和ROM都是采用随机存取方式进行信息访问
IIIRAM和ROM都可用做Cache
IVRAM和ROM都需要进行刷新
（1.2分）
A、仅I和II
B、仅I和III
C、仅I，II，III
D、仅II，III，IV
正确答案A
4
静态RAM利用（）。（1.2分）
A、电容存储信息
B、触发器存储信息
C、门电路存储信息
D、读电流存储信息
正确答案B
5
关于计算机中存储容量单位的叙述，其中错误的是（）。（1.2分）
A、最小的计量单位为位（bit），表示一位“0”或“1”
B、最基本的计量单位是字节（Byte），一个字节等于8b
C、一台计算机的编址单位、指令字长和数据字长都一样，且是字节的整数倍
D、主存容量为1KB，其含义是主存中能存放1024个字节的二进制信息
正确答案C
6
若CPU的地址线为16根，则能够直接访问的存储区最大容量为（）。（1.2分）A、1M
B、640K
C、64K
D、384K
正确答案C
7
由2K×4的芯片组成容量为4KB的存储器需要()片这样的存储芯片。（1.2分）
A、2
B、4
C、8
D、16
正确答案B
8
下面什么存储器是目前已被淘汰的存储器。（1.2分）
A、半导体存储器
B、磁表面存储器
C、磁芯存储器
D、光盘存储器
正确答案C
9
下列几种存储器中，（）是易失性存储器。（1.2分）
A、cache
B、EPROM
C、FlashMemory
D 、 C D-ROM
正确答案A
10
下面关于半导体存储器组织叙述中，错误的是什么。
（1.2分）
A、存储器的核心部分是存储体，由若干存储单元构成
B、存储单元由若干存放0和1的存储元件构成
C、一个存储单元有一个编号，就是存储单元地址
D、同一个存储器中，每个存储单元的宽度可以不同
正确答案D
11
在主存和CPU之间增加Cache的目的是什么。（1.2分）
A、扩大主存的容量
B、增加CPU中通用寄存器的数量
C、解决CPU和主存之间的速度匹配
D、代替CPU中的寄存器工作
正确答案C
12
下列关于闪存(FlashMemory)的叙述中，错误的是()。（1.2分）
A、信息可读可写，并且读、写速度一样快
B、存储元由MOS管组成，是一种半导体存储器
C、掉电后信息不丢失，是一种非易失性存储器
D、采用随机访问方式，可替代计算机外部存储器
正确答案A
13
某一DRAM芯片其容量为16K×1，该芯片地址线与数据线的最小引脚数目应为()。（1.2分）
A、8
B、12
C、10
D、15
正确答案A
14
在下列存储器中，存取时间的长短与信息所在的位置有关的是（）。（1.2分）
A、主存
B、高速缓存
C、磁带
D、固存
正确答案C
15
若SRAM芯片的容量为1024*4位，则地址和数据引脚的数目分别是什么。
（1.2分）
A、10,4
B、5,4
C、10,8
D、5,8
正确答案A
16
在表示存储器容量时，1K×8表示（）（1.2分）
A、有1000个存储单元，每个单元为8bit
B、存储器中有8000个存储器单元
C、有1k个存储器单元，每个单元可存一个字节
D、访问时需要20位地址线
正确答案C
17
已知单个存储体的存储周期为110ns，总线传输周期为10ns，则当采用低位交叉编址的多模块存储器时，存储体数应什么。（1.2分）
A、小于11
B、等于11
C、大于11
D、大于等于11
正确答案D
18
某32位计算机的Cache容量为16KB，Cache行的大小为16B，若主存与Cache地址映像采用直接映像方式，则主存地址为0x1234E8F8的单元装入Cache的地址是什么。（1.2分）
A、00010001001101
B、01000100011010
C、10100011111000
D、11010011101000
正确答案C
19
一个四体并行低位交叉存储器，每个模块的容量是64K*32位，存取周期为200ns，在下述说法中什么是正确的。（1.2分）
A、在200ns内，存储器能向CPU提供256位二进制信息
B、在200ns内，存储器能向CPU提供128位二进制信息
C、在50ns内，存储器能向CPU提供32位二进制信息
D、以上都不对
正确答案D
20
主存和硬盘构成三级存储系统，则CPU访问该存储系统时发送的地址是什么。（1.2分）
A、高速缓存地址
B、虚拟地址
C、主存物理地址
D、磁盘地址
正确答案C
21
地址总线A15(高位)～A0(低位)，用4K×4的存储芯片组成16KB存储器，则加至各存储芯片上的地址线是（）。（1.2分）
A、A15～A0
B、A9～A0
C、A11~A0
D、A15~A4
正确答案C
22
假定主存按字节编址，Cache共有64行，采用直接映射方式，主存块大小为32字节，所有编号从0开始。问主存地址为3000的单元的所在主存块对应Cache行号是什么。
（1.2分）
A、13
B、26
C、29
D、58
正确答案C
23
下列存储器中，（）速度最快。（1.2分）
A、硬盘
B、光盘
C、磁带
D、半导体存储器
正确答案D
24
用1位奇偶校验能检测出1位错误的百分比为()。（1.2分）
A、0%
B、100%
C、50%
D、无法计算
正确答案B
25
动态半导体存储器的特点是（）。
（1.2分）
A、在工作中存储器内容会产生变化
B、每次读出后，需要根据原存内容重新写入一遍
C、每隔一定时间，需要根据原存内容重新写入一遍
D、在工作中需要动态地改变访存地址
正确答案C
26
下列存储器中，CPU不能直接访问的是()。
（1.2分）
A、硬盘
B、内存
C、 C ache
D、寄存器
正确答案A
27
需要定时刷新的半导体存储器芯片是什么。（1.2分）
A、SRAM
B 、 D RAM
C、EPROM
D、FlashMemory
正确答案B
28
若计算机字长16位，主存地址空间大小是64KB，按字节编址，则主存寻址范围是什么。（1.2分）
A、0~64K-1
B、0~32K-1
C、0~64KB-1
D、0~32KB-1
正确答案A
29
组相联映象和全相联映象通常适合于（）。（1.2分）
A、小容量Cache
B、大容量Cache
C、小容量ROM
D、大容量ROM
正确答案A
30
表示主存容量，通常以（）为单位。（1.2分）
A、数据块数
B、字节数
C、扇区数
D、记录项数
正确答案B
31
有一主存-cache层次的存储器，其主存容量为1MB，cache容量为16KB，每字块有8个字，每字32位，采用直接映像方式，若主存地址为35301H，且CPU访问cache命中，则在cache 的第什么(十进制表示)字块中(cache起始字块为第0字块)。（1.2分）
A、152
B、153
C、154
D、151
正确答案A
32
下列各类存储器中，不采用随机存取方式的是（1.2分）
A、EPROM
B 、
C DROM
C 、
D RAM
D、SRAM
正确答案B
33
一般来讲，直接映象常用在（）。（1.2分）
A、小容量高速Cache
B、大容量高速Cache
C、小容量低速Cache
D、大容量低速Cache
正确答案B
34
在cache存储器系统中，当程序正在执行时，由什么完成地址变换。（1.2分）
A、程序员
B、硬件
C、硬件和软件
D、操作系统
正确答案B
35
假定用若干个16K*8位的存储器芯片组成一个64K*8位的存储器，芯片内各单元交叉编址，则地址BFFFH所在的芯片的最小地址为()。（1.2分）
A、0000H
B、0001H
C、0002H
D、0003H
正确答案D
36
假定用若干个16K*1位的存储器芯片组成一个64K*8位的存储器，芯片内各单元连续编址，则地址BFF0H所在的芯片的最小地址为什么。（1.2分）
A、4000H
B、6000H
C、8000H
D、A000H
正确答案C
37
计算机主存储器中存放信息的部件是（）（1.2分）
A、地址寄存器
B、读写线路
C、存储体
D、地址译码线路
正确答案C
38
用海明码对长度为8位的数据进行检/纠错时,若能纠正一位错，则校验位数至少为()。（1.2分）
A、2
B、3
C、4
D、5
正确答案C
39
以下关于校验码的叙述中，正确的是()。
Ⅰ.校验码的码距必须大于2
Ⅱ.校验码的码距越大，检.纠错能力越强
Ⅲ.增加奇偶校验位的位数，可以提高奇偶校验的正确性
Ⅳ.采用奇偶校验可检测出一位数据错误的位置并加以纠正
Ⅴ.采用海明校验可检测出一位数据错误的位置并加以纠正
Ⅵ.CRC码通过除法运算来建立数据和校验位之间的约定的。
（1.2分）
A、Ⅰ、Ⅲ、Ⅴ
B、Ⅱ、Ⅳ、Ⅵ
C、Ⅰ、Ⅴ、Ⅵ
D、Ⅱ、Ⅴ、Ⅵ
正确答案B
40
半导体静态存储器SRAM的存储原理是（）。（1.2分）
A、依靠双稳态电路
B、依靠定时刷新
C、依靠读后再生
D、信息不再变化
正确答案A
41
某计算机系统，其操作系统保存在硬盘上，其内存储器应该采用什么。（1.2分）
A、RAM
B、ROM
C、RAM和ROM
D、都不对
正确答案C
42
假定下列字符编码中含有奇偶校验位，但没有发生数据错误，那么采用奇校验的字符编码是（）。（1.2分）
A、01010011
B、01100110
C、10110000
D、00110101
正确答案C
43
计算机的存储器采用分级方式是为了什么。（1.2分）
A、方便编程
B、解决容量、速度、价格三者之间的矛盾
C、保存大量数据方便
D、操作方便
正确答案B
44
动态存储器的特点是（）。
（1.2分）
A、工作中存储内容会产生变化
B、工作中需要动态改变访存地址
C、工作中需要动态地改变供电电压
D、需要定期刷新每个存储单元中存储的信息
正确答案D
45
4片16K×8位的存储芯片可以设计成什么容量的存储器。Ⅰ.64K×8位Ⅱ.32K×4位Ⅲ.32K ×16位Ⅳ.16K×32位（1.2分）
A、Ⅰ、Ⅱ
B、Ⅱ、Ⅲ
C、Ⅰ、Ⅲ
D、Ⅰ、Ⅲ、Ⅳ
正确答案D
46 C PU可以直接访问的存储器是（）。（1.2分）
A、光盘
B、主存
C、磁盘
D、磁带
正确答案B
47
高速缓冲存储器Cache一般采取（）。（1.2分）
A、随机存取方式
B、顺序存取方式
C、半顺序存取方式
D、只读不写方式
正确答案A
48
在Cache和主存构成的两级存储器中，Cache的存储时间是100ns，主存的存储时间是1000ns，如果希望有郊存储时间不超过190ns，则cache的命中率至少是什么（1.2分）
A、90%
B、98%
C、95%
D、99%
正确答案A
49
在大量数据传送过程中，常用且有效的检验法是()。（1.2分）
A、海明码检验
B、偶检验
C、奇检验
D 、 C RC
正确答案D
50
列地址引脚复用的半导体存储器芯片是（）。（1.2分）
A、SRAM
B 、 D RAM
C、EPROM
D、FlashMemory
正确答案B
51
存储器的随机访问方式是指（）。（1.2分）
A、可随意访问存储器
B、按随机文件访问存储器
C、可对存储器进行读出与写入
D、可按地址访问存储器任一编址单元，其访问时间相同且与地址无关
正确答案D
52
在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为什么。（1.2分）
A、全相联映射
B、直接映射
C、组相联映射
D、混合映射
正确答案A
53
C PU可直接编程访问的存储器是（）。（1.2分）
A、主存储器
B、虚拟存储器
C、磁盘存储器
D、磁带存储器
正确答案A
54
在存储器分层体系结构中，存储器速度从最快到最慢的排列顺序是（）。（6.4分）
A、寄存器—主存—cache—辅存
B、寄存器—主存—辅存—cache
C、寄存器—cache—辅存—主存
D、寄存器—cache—主存—辅存
正确答案D
二、判断题（题数16，共1 ）
1
一般情况下，ROM和RAM0.6分）
正确答案√
2
因为半导体存储器加电后才能存储数据，断电后数据就丢失了，因此EPROM做成的存储器，
0.6分）
正确答案×
3
双极型RAM0.6分）
正确答案×
4
微机使用过程中，如果突然断电，RAM和ROM
（0.6分）
正确答案×
5
目前大多数个人计算机中可配置的内存容量仅受地址总线位数限制。（0.6分）
正确答案×
6
多体交叉存储器是为了解决由于主存太大，而将一个主存体分成多个独立存储体的一种技
0.6分）
正确答案×
7
动态RAM和静态RAM都是易失性半导体存储器。
（0.6分）
正确答案√
因为动态存储器是破坏性读出，所以在不访问动态存储器时不用刷新。（0.6分）
正确答案×
9 C PU中通常都设置若干个寄存器，这些寄存器与主存统一编址。访问这些寄存器的指令格式与访问存储器是相同的。（0.6分）
正确答案×
10
计算机的内存由RAM和ROM两种半导体存储器组成。（0.6分）
正确答案√11
0.6分）
正确答案×
12 C PU访问存储器的时间是由存储器的容量决定的，存储器容量越大，访问存储器所需
0.6分）
正确答案×
13
半导体ROM
（0.6分）
正确答案√
同SRAM相比，由于DRAM0.6分）
正确答案×
15
存储器是计算机中的记忆设备，它只是用来存放程序。0.6分）
正确答案√
16
在计算机中，存储器是数据传送的中心，但访问存储器的请求是由CPU或I/O所发出的。（1.0分）
正确答案√
三、简答题（题数8，共1 ）
1
半导体存储器芯片的译码驱动方式有几种？
（1.2分）
正确答案
半导体存储器芯片的译码驱动方式有两种线选法和重合法。
线选法地址译码信号只选中同一个字的所有位，结构简单，费器材；
重合法地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。这种方法通过行、列译码信号的重合来选址，也称矩阵译码。可大大节省器材用量，是最常用的译码驱动方式。
2
存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？
（1.2分）
正确答案
存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。 C ache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。
主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。
计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。
（1.2分）
正确答案
计算机中寄存器、Cache、主存、硬盘可以用于存储信息。
按速度由高至低排序为寄存器、Cache、主存、硬盘；
按容量由小至大排序为寄存器、Cache、主存、硬盘；
按价格/位由高至低排序为寄存器、Cache、主存、硬盘。
4
一个8K×8位的动态RAM芯片，其内部结构排列成256×256形式，存取周期为0.1μs。试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少？
（1.2分）
正确答案
采用分散刷新方式刷新间隔为:2ms，其中刷新死时间为256×0.1μs=25.6μs
采用分散刷新方式刷新间隔为256×（0.1μs+×0.1μs）=51.2μs
采用异步刷新方式刷新间隔为:2ms
5
说明存取周期和存取时间的区别。
（1.2分）
正确答案
存取周期和存取时间的主要区别是存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即存取周期=存取时间+恢复时间
6
什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理？
（1.2分）
正确答案
程序运行的局部性原理指在一小段时间内，最近被访问过的程序和数据很可能再次被访问；在空间上，这些被访问的程序和数据往往集中在一小片存储区；在访问顺序上，指令顺序
执行比转移执行的可能性大(大约5:1)。存储系统中Cache—主存层次采用了程序访问的局部性原理。
7
什么叫刷新？为什么要刷新？说明刷新有几种方法。
（1.2分）
正确答案
刷新对DRAM定期进行的全部重写过程；
刷新原因因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新
操作；
常用的刷新方法有三种集中式、分散式、异步式。
集中式在最大刷新间隔时间内，集中安排一段时间进行刷新，存在CPU访存死时间。
分散式在每个读/写周期之后插入一个刷新周期，无CPU访存死时间。
异步式是集中式和分散式的折衷。
8
什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？
（1.6分）
正确答案
存储器的带宽指单位时间内从存储器进出信息的最大数量。
存储器带宽=1/200ns×32位=160M位/秒=20MB/秒=5M字/秒
注意字长32位，不是16位。（注1ns=10-9s）
四、其它（题数24，共1 ）
1
设主存容量为1MB，采用直接映射方式的Cache容量为16KB，块长为4，每字32位。试问主存地址为ABCDEH的存储单元在Cache中的什么位置？
（0.4分）
正确答案
主存和Cache按字节编址， C ache容量16KB=2^14B，地址共格式为14位，分为
16KB/(4*32/8B)=2^10块，每块4*32/8=16B=2^4B，Cache地址格式为 C ache字块地址（10位）字块内地址（4位）
主存容量1MB=2^20B，地址共格式为20位，分为1MB/(4*32/8B)=2^16块，每块24B，采用直接映射方式，主存字块标记为20-14=6位，主存地址格式为主存字块标记（6位）Cache 字块地址（10位）字块内地址（4位）
主存地址为ABCDEH=10101011110011011110B，主存字块标记为101010，Cache字块地址为1111001101，字块内地址为1110，故该主存单元应映射到Cache的101010块的第1110字节，即第42块第14字节位置。或者在Cache的第11110011011110=3CDEH字节位置。
2
假设主存容量为2MB，Cache容量为4KB，每个字块为32个字，每个字16位。
(1)Cache地址有多少位？可容纳多少块？
(2)主存地址有多少位，可容纳多少块？
(3)在直接映射方式下，主存的第几块映射到Cache中的第3块(设起始字块为第0块)？
(4)画出直接映射方式下主存地址字段中各段的位数。
（0.4分）
正确答案
（1）Cache容量为4KB，块长为32*16位，Cache共有4K/(32*2)=2^12/2^6=26=64块， C ache字节地址12位，字节块内地址为6位，可容纳64块
因此，Cache字节地址格式设计如下 C ache字块地址（6位）6
（2）主存容量为2MB=221字节，主存地址共21位，共分2M/(32*2)=215块，
(3)主存的第3、3+64、3+2*64。。。。3+2^15－64块映射在Cache的第3块。
（4）
主存字块标记为21-6-6=9位。
直接映射方式下主存字节地址格式如下主存字块标记（9位）Cache字块地址（6位）字块内地址（6位）
3
欲传送的二进制代码为1001101，用奇校验来确定其对应的汉明码，若在第6位出错，说明纠错过程。
（0.4分）
正确答案
欲传送的二进制代码为1001101，有效信息位数为n=7位，则汉明校验的校验位为k位，则2k>=n+k+1，k=4，进行奇校验设校验位为C1C2C3C4，汉明码为C1C2B7C3B6B5B4C4B3B2B1，C 1=1⊕B7⊕B6⊕B4⊕B3⊕B1=1⊕1⊕0⊕1⊕1⊕1=1 C 2=1⊕B7⊕B5⊕B4⊕B2⊕B1=1⊕1⊕0⊕1⊕0⊕1=0 C 3=1⊕B6⊕B5⊕B4=1⊕0⊕0⊕1=0 C 4=1⊕B3⊕B2⊕B1=1⊕1⊕0⊕1=1
故传送的汉明码为10100011101，若第6位(B5)出错，即接收的码字为10100111101，则
P1=1⊕C1’⊕B7’⊕B6’⊕B4’⊕B3’⊕B1’=1⊕1⊕1⊕0⊕1⊕1⊕1=0
P2=1⊕C2’⊕B7’⊕B5’⊕B4’⊕B2’⊕B1’=1⊕0⊕1⊕1⊕1⊕0⊕1=1
P3=1⊕C3’⊕B6’⊕B5’⊕B4’=1⊕0⊕0⊕1⊕1=1
P4=1⊕C4’⊕B3’⊕B2’⊕B1’=1⊕1⊕1⊕0⊕1=0
P4P3P2P1=0110说明第6位出错，对第6位取反即完成纠错。
4
用4K×4位的EPROM存储器芯片组成一个16K×8位的半导体只读存储器，试问（1）数据寄存器多少位？
（2）地址寄存器多少位？
（3）共需要多少个这样的存储器芯片？
（4）画出此存储器的组成框图？
（0.4分）
正确答案
5
设主存容量为2MB，Cache容量为16KB，每字块有16个字，每字32位。
(1)若Cache采用直接相联映像，求出主存地址字段中各段的位数。
(2)若Cache采用全相联映像，求出主存地址字段中各段的位数。
(3)若Cache采用四路组相联映像，求出主存地址字段中各段的位数。
（0.4分）
正确答案
主存地址位数21位cache的块数=16KB/(16*4B)=28块
直接映像方式的字节地址格式主存标志位(位数21-8-6=7位)Cache块号(位数8位)块内地址(位数为6位)
全相连映像方式的字节地址格式主存标志位(位数21-6=13位)块内地址(位数为6位)
四路组相联地址格式Cache的组数28/4=26
主存标志位(位数21-6-6=9位)Cache组号(位数6位)块内地址(位数为6位)
6
一个组相连映射的CACHE由64块组成，每组内包含4块。主存包含4096块，每块由128字组成，访存地址为字地址。试问主存和高速存储器的地址各为几位？画出主存地址格式。（0.4分）
正确答案
cache组数64/4=16，Cache容量为64*128=213字，cache地址13位
主存共分4096/16=256区，每区16块
主存容量为4096*128=2^19字，主存地址19位，地址格式如下主存字块标记（8位）组地址（4位）字块内地址（7位）
7
用2K×4位的RAM存储器芯片组成一个8K×8位的半导体随机存储器，试问（1）存储器地址线有多少条？
（2）存储器数据线有多少条？
（3）共需要多少个这样的存储器芯片？
（4）哪几位地址线进行地址译码后和芯片片选线相连？
（0.4分）
正确答案
（1）13
（2）8
（3）8
（4）A12A11
8
已知cache命中率Ｈ＝0.98，主存比cache慢４倍，已知主存存取周期为200ns，求cahce／主存系统的效率和平均访问时间。
（0.4分）
正确答案
ta=0.98*tc+0.02*tm=0.98*50+200*0.02=53ns
e=50ns/ta*100%=50/53*100%=94.33%
9
设某机主存容量为4MB，Cache容量为16KB，每字块有8个字，每字32位，设计一个四路组相联映射（即Cache每组内共有4个字块）的Cache组织。
（1）画出主存地址字段中各段的位数。
（2）设Cache的初态为空，CPU依次从主存第0，1，2，…，89号单元读出90个字（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？
（3）若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度约提高多少倍？（0.4分）
正确答案
（1）根据每字块有8个字，每字32位（4字节），得出主存地址字段中字块内地址为3+2=5位。
根据Cache容量为16KB=2^14B，字块大小为8*32/8=32=2^5B，得Cache地址共14位，Cache 共有2^(14-5)=2^9块。
根据四路组相联映射，Cache共分为2^9/2^2=2^7组。
根据主存容量为4MB=2^22B，得主存地址共22位，主存字块标记为22-7-5=10位，故主存地址格式为主存字块标记（10位）组地址（7位）字块内地址（5位）
（2）由于每个字块中有8个字，而且初态为空，因此CPU读第0号单元时，未命中，必须访问主存，同时将该字所在的主存块调入Cache第0组中的任一块内，接着CPU读第1~7号单元时均命中。同理，CPU读第8，16，…，88号时均未命中。可见，CPU在连续读90个字中共有12次未命中，而后8次循环读90个字全部命中，命中率为
(90*8-12)/(90*8)=0.983
（3）设Cache的周期为t，则主存周期为6t，没有Cache的访问时间为6t*90*8，有Cache 的访问时间为t（90*8-12）+6t*12，则有Cache和无Cache相比，速度提高的倍数为
(6t*90*8)/[(90*8-12)t+6t*12]-1=4.54
10
某信息为“0110010”，请编制其海明校验码(奇校验)，并给出步骤。
（0.4分）
正确答案
有效信息均为n=7位，校验位位数k=4位，（2k>=n+k+1），添加校验位为c1,c2,c4,c8,共11位
则设海明码位置为:
1234567891011
c1c20c4110c8010
则各小组C1:357911-->01000->c1=0 C 2:3671011-->01010->c2=1 C 4:567-->110->c4=1 C8:91011->010->c8=0
所以按配奇的海明码为010********
11
已知cache/主存系统效率为85%，平均访问时间为60ns，cache比主存快4倍，求主存存储器周期是多少？cache命中率是多少？
（0.4分）
正确答案
12
某8位机采用单总线结构，地址总线16根（A15～A0，A0为低位），数据总线8根（D7～D0），控制总线中与主存有关的有MREQ（允许访存，低电平有效），R/W（高电平为读命令，低电平为写命令）。
主存地址空间分配如下0～8191为系统程序区，由只读存储器芯片组成。8192～32767为用户程序区；最后（最大地址）2K字节地址空间为系统程序工作区。上述地址为十进制，按字节编址。现有如下存储器芯片ROM 8K×8位（控制端仅有R）
RAM（静态）16K×1位，2K×8位，4K×8位，8K×8位
请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑框图。注意画选片逻辑（可选用门电路及3︰8译码器74LS138）与CPU的连接，说明选哪些存储器芯片，选多少片？
（0.4分）
正确答案
13
设CPU共有16根地址线，8根数据线，并用/MREQ低电平有效）作访存控制信号，R//W作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区。
（2）指出选用的存储芯片类型及数量。
（3）详细画出片选逻辑。
（0.4分）
正确答案
（1）地址空间分配图系统程序区（ROM共4KB）0000H-0FFFH
用户程序区（RAM共12KB）1000H-3FFFH
（2）选片ROM 选择4K×4位芯片2片，位并联
RAM 选择4K×8位芯片3片，字串联(RAM1地址范围为:1000H-1FFFH,RAM2地址范围为2000H-2FFFH,RAM3地址范围为:3000H-3FFFH)
（3）各芯片二进制地址分配如下
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 ROM1,2 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1
RAM1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1
RAM2 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1
RAM3 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1
C PU和存储器连接逻辑图及片选逻辑图略
14
设有一个直接映象方式的cache，其容量为8K字，每块内有为16个字，主存的容量是512K 字，求
(1)主存有多少个块？多少区？
(2)该cache可容纳多少个块？Cache字地址有多少位？块号和块内地址各多少位？
(3)主存的字地址有多少位？地址格式参数各多少位？
(4)主存中的第i块映象到cache中哪一个块中？
(5)将主存的第513块调入cache，则cache的块号为多少？它的块号标志为多少？
(6)在上一步的基础上，送出的主存的字地址为04011H时，是否命中？
（0.4分）
正确答案
15
设有一个64K×8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。
（0.4分）
正确答案
这种芯片的引脚分配方案有两种地址线=19根，数据线=1根；或地址线=18根，数据线=2根。
16
设主存容量为256K字，Cache容量为2K字，块长为4。
（1）设计Cache地址格式，Cache中可装入多少块数据？
（2）在直接映射方式下，设计主存地址格式。
（3）在四路组相联映射方式下，设计主存地址格式。
（4）在全相联映射方式下，设计主存地址格式。
（5）若存储字长为32位，存储器按字节寻址，写出上述三种映射方式下主存的地址格式。（0.4分）
正确答案
（1）Cache容量为2K字，块长为4，Cache共有2K/4=2^11/2^2=2^9=512块， C ache字地址9位，字块内地址为2位
因此，Cache地址格式设计如下 C ache字块地址（9位）字块内地址（2位）
（2）主存容量为256K字=218字，主存地址共18位，共分256K/4=216块，
主存字块标记为18-9-2=7位。
直接映射方式下主存地址格式如下主存字块标记（7位）Cache字块地址（9位）字块内地址（2位）
（3）根据四路组相联的条件，一组内共有4块，得Cache共分为512/4=128=27组，
主存字块标记为18-7-2=9位，主存地址格式设计如下主存字块标记（9位）组地址（7位）字块内地址（2位）
（4）在全相联映射方式下，主存字块标记为18-2=16位，其地址格式如下主存字块标记（16位）字块内地址（2位）
（5）若存储字长为32位，存储器按字节寻址，则主存容量为256K*32/8=220B， C ache 容量为2K*32/4=214B，块长为4*32/8=16B=24B，字块内地址为4位，
在直接映射方式下，主存字块标记为20-9-4=7位，主存地址格式为主存字块标记（7位）Cache字块地址（9位）字块内地址（4位）
在四路组相联映射方式下，主存字块标记为20-7-4=9位，主存地址格式为主存字块标记（9位）组地址（7位）字块内地址（4位）
在全相联映射方式下，主存字块标记为20-4=16位，主存地址格式为主存字块标记（16位）字块内地址（4位）
17
某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问（1）该机所允许的最大主存空间是多少？
（2）若每个模块板为32K×8位，共需几个模块板？
（3）每个模块板内共有几片RAM芯片？
（4）共有多少片RAM？
（5）CPU如何选择各模块板？
（0.4分）
正确答案
（1）该机所允许的最大主存空间是218×8位=256K×8位=256KB
（2）模块板总数=256K×8/32K×8=8块
（3）板内片数=32K×8位/4K×4位=8×2=16片
（4）总片数=16片×8=128片
（5）CPU通过最高3位地址译码输出选择模板，次高3位地址译码输出。地址格式分配如下选择模板(3位)选择芯片(3位)片内地址选择(12位)
18
设CPU共有16根地址线，8根数据线，并用/MREQ（低电平有效）作访存控制信号，E//W 作读写命令信号（高电平为读，低电平为写）。
现有8片8K×8位的RAM芯片与CPU相连，试回答（1）用74138译码器画出CPU与存储芯片的连接图；
（2）写出每片RAM的地址范围；
（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片都有与其相同的数据，分析故障原因。
（4）根据（1）的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将出现什么后果？
（0.4分）
正确答案
（1）CPU与存储器芯片连接逻辑图图略（2）地址空间分配图RAM0 0000H——1FFFH RAM1 2000H——3FFFH
RAM2 4000H——5FFFH
RAM3 6000H——7FFFH
计算机组成原理第一章题目(含答案)
第一章计算机系统概论第一章单元测验 1、计算机硬件能直接执行的是 A、高级语言 B、机器语言 C、汇编语言 D、任何语言 2、下列说法中，错误的是 A、软件与硬件具有逻辑功能的等价性 B、固件功能类似软件，形态类似硬件 C、计算机系统层次结构中，微程序属于硬件级 D、寄存器的数据位对微程序级用户透明 3、完整的计算机系统通常包括 A、运算器、控制器、存储器 B、主机、外部设备 C、主机和应用软件 D、硬件系统与软件系统 4、计算机的字长与下列哪项指标密切相关 A、运算精确度 B、运算速度 C、内存容量 D、存取速度 5、CPU地址线数量与下列哪项指标密切相关 A、运算精确度 B、运算速度 C、内存容量 D、存储数据位 6、下列属于冯?诺依曼计算机的核心思想是 A、存储器按地址访问 B、存储程序和程序控制 C、采用补码 D、采用总线
7、下列关于计算机系统层次结构的描述中，正确的是 A、不同层次面向不同用户，看到计算机的属性不同 B、低层代码执行效率比高层代码执行效率高 C、低层用户对硬件的透明性比高层用户要低 D、指令集架构层是软、硬件间的接口 8、下列关于硬件与软件关系的描述中，正确的是 A、硬件是软件运行的基础 B、硬件的发展推动了软件的发展 C、软件的发展也推动硬件的发展 D、软件能完成的功能及性能与硬件有关 9、下列关于计算机字长的描述中正确的是 A、字长一般与运算器的数据位相同 B、字长一般与通用寄存器的位数相同 C、字长一般与存储器数据位相同 D、字长一般与存储器的地址位相同 10、下列可用于评价计算机系统性能的指标是 A、MIPS B、CPI C、IPC D、字长 11、下列计算机系统性能评价的描述中正确的是 A、程序MIPS值越高，计算机的性能越高 B、程序的CPI值越低，计算机的性能越高 C、主频高的机器性能不一定高 D、同一程序在不同机器上运行时得到的MIPS值不一定相同 12、访问256KB的存储空间，需要的地址线数最少为( ）根？（只需要填阿拉伯数字） 13、程序必须存放在哪里才能被CPU访问并执行 14、某计算机指令集中共有A、B、C、D四类指令，它们占指令系统的比例分别为40% 、20%、20%、20%, 各类指令的CPI分别为2、3、4、5；该机器的主频为600MHZ，则该机的CPI 为（保留到小数点后一位） 15、某计算机指令集中共有A、B、C、D四类指令，它们占指令系统的比例分别为40% 、20%、20%、20%, 各类指令的CPI分别为2、3、4、5；该机器的主频为600MHZ，则该机的MIPS为（保留到小数点后一位） 参考答案如下：
计算机组成原理第五版 白中英(详细)第5章习题参考答案
第5章习题参考答案 1．请在括号内填入适当答案。在CPU中： (1)保存当前正在执行的指令的寄存器是（IR ）； (2)保存当前正在执行的指令地址的寄存器是（AR ） (3)算术逻辑运算结果通常放在（DR ）和（通用寄存器）。 2．参见图5.15的数据通路。画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。标出各微操作信号序列。 解： STO R1, (R2)的指令流程图及微操作信号序列如下：
STO R1, (R2) R/W=R DR O, G, IR i R2O, G, AR i R1O, G, DR i R/W=W 3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。 解： LAD R3, (R0)的指令流程图及为操作信号序列如下：
PC O , G, AR i R/W=R DR O , G, IR i R 3O , G, AR i DR O , G, R 0i R/W=R LAD (R3), R0 4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。 解：
5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。 解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令 211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：
计算机组成原理实验1-汇编语言实验
微处理器与接口技术 实验指导
实验一监控程序与汇编语言程序设计实验 一、实验要求 1、实验之前认真预习，明确实验的目的和具体实验内容，设计好主要的待实验的程序，做好实验之前的必要准备。 2、想好实验的操作步骤，明确通过实验到底可以学习哪些知识，想一想怎么样有意识地提高教学实验的真正效果。 3、在教学实验过程中，要爱护教学实验设备，认真记录和仔细分析遇到的现象与问题，找出解决问题的办法，有意识地提高自己创新思维能力。 4、实验之后认真写出实验报告，重点在于预习时准备的内容，实验数据，实验过程、遇到的现象和解决问题的办法，自己的收获体会，对改进教学实验安排的建议等。善于总结和发现问题，写好实验报告是培养实际工作能力非常重要的一个环节，应给以足够的重视。 二、实验目的 【1】学习和了解TEC-XP16教学实验系统监控命令的用法； 【2】学习和了解TEC-XP16教学实验系统的指令系统；
【3】学习简单的TEC-XP16教学实验系统汇编程序设计。 三、实验注意事项 （一）实验箱检查 【1】连接电源线和通讯线前TEC-XP16实验系统的电源开关一定要处于断开状态，否则可能会对TEC-XP16实验系统上的芯片和PC机的串口造成损害。 【2】五位控制开关的功能示意图如下： 【3】几种常用的工作方式【开关拨到上方表示为1，拨到下方为0】 （二）软件操作注意事项 【1】用户在选择串口时，选定的是PC机的串口1或串口2，而不是TEC-XP16实验系统上的串口。即选定的是用户实验时通讯线接的PC机的端口； 【2】如果在运行到第五步时没有出现应该出现的界面，用户需要检查是不是打开了两个软件界面，若是，关掉其中一个再试； 【3】有时若TEC-XP16实验系统不通讯，也可以重新启动软件或是重新启动PC再试； 【4】在打开该应用软件时，其它的同样会用到该串口的应用软件要先关掉。
计算机组成原理第四版课后习题答案完整版
第一章 1．比较数字计算机和模拟计算机的特点 解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的； 数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。 两者主要区别见P1 表1.1。 2．数字计算机如何分类？分类的依据是什么？ 解：分类：数字计算机分为专用计算机和通用计算机。通用计算机又分为巨型机、大型机、 中型机、小型机、微型机和单片机六类。 分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。 通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、 指令系统规模和机器价格等因素。
3．数字计算机有那些主要应用？ （略） 4．冯. 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？ 解：冯. 诺依曼型计算机的主要设计思想是：存储程序和程序控制。 存储程序：将解题的程序（指令序列）存放到存储器中； 程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。 主要组成部分有：控制器、运算器、存储器、输入设备、输出设备。 5．什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB、MB、GB来度量，存储容 量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。 单元地址：单元地址简称地址，在存储器中每个存储单
元都有唯一的地址编号，称为单元地 址。 数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。 指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。 6．什么是指令？什么是程序？ 解：指令：计算机所执行的每一个基本的操作。 程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。 7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的 信息即为数据信息。 8．什么是内存？什么是外存？什么是CPU？什么是适配器？简述其功能。
计算机组成原理实验报告1
《计算机组成原理实验》报告1姓名学号教师时间地点机位 实验名称:数据传送实验 一、实验目的 1. 理解自然语言形式命令的人工译码过程。 2. 学习系统部件和数据总线间传送数据的操作。 二、实验原理 寄存器的作用是用于保存数据的。 CP226实验仪用74HC574（8D型上升沿触发器）构成各种寄存器。
寄存器A 的原理图 A 6 V A 4 .12 A 1 C K u 卜;、 寄存器组（R0-R3的原理图 SR SA 谨掙 G 0 U0 4 1 R] 1 V R2 1 1 RJ
三、实验内容 1、将57H写入A寄存器。 2、将68H写入W寄存器。 3、将12H写入R0寄存器。 四、实验步骤 1、将57H写入A寄存器。 (电平为：低咼低咼低咼咼咼) 置控制信号为选通寄存器A,置K0 (AEN)为0。 ②关闭机箱电源，用导线把K0和AEN连接。 ③检查连线和电键位置，确信无误。 ④开启机箱电源，按下RST键复位，再按小键盘TV/ME键3次显示屏进入Hand??手动状态。按下小键盘STEP脉冲键，CK由高变低，观察现象；放开小键盘STEP键，CK脉冲由低变高，产生一个上升沿，数据57H打入选通的寄存器A,观察现象。 2、将68H写入W寄存器。 (电平为：低咼咼低咼低低低) 置控制信号为选通寄存器W，置K1 (WEN)为0, K0 (AEN)为1。 ②用导线把K1和WEN连接。 ③检查连线和电键位置，确信无误。 ④按下小键盘STEP脉冲键，CK由高变低，观察现象；放开小键盘STEP键，CK脉冲由低变高，产生一个上升沿，数据68H打入选通的寄存器W，观察现象。 3、将12H写入R0寄存器。 (电平为：低低低高低低高低) ②用不同颜色的导线把K5和RRD连接,K4和RWR连接，K3和SB连接，K2和SA连接。 ③检查连线和电键位置，确信无误。 ④按下小键盘STEP脉冲键，CK由高变低，观察现象；放开小键盘STEP键，CK脉冲由低变高，产生一个上升沿，数据12H打入选通的寄存器R0,观察现象。
计算机组成原理第1章习题与答案
计算机组成原理第1章习题与答案 一、选择题 1．从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（）计算机。 A.并行 B.冯·诺依曼 C.智能 D.串行 2．冯·诺依曼机工作的基本方式的特点是（）。 A.多指令流单数据流 B.按地址访问并顺序执行指令 C.堆栈操作 D.存贮器按内容选择地址 3．在下面描述的汇编语言基本概念中，不正确的表述是（）。 A.对程序员的训练要求来说，需要硬件知识 B.汇编语言对机器的依赖性高 C.用汇编语言编写程序的难度比高级语言小 D.汇编语言编写的程序执行速度比高级语言慢 4.（2009年考研题）冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（）。 A.指令操作码的译码结果 B.指令和数据的寻址方式 C.指令周期的不同阶段 D.指令和数据所在的存储单元 5．（2011年考研题）下列选项中，描述浮点数操作速度指标的是（）。 A.MIPS B.CPI C.IPC D.MFLOPS 6．（2012年考研题）基准程序A在某计算机上的运行时间为100秒，其中90秒为CPU时间，其它时间忽略不计。若CPU速度提高50%，I/O速度不变，则基准程序A所耗费的时间是（）秒。 A.55 B.60 C.65 D.70 7．（2013年考研题）某计算机主频为1.2 GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。 该机的MIPS数是（）。 A.100 B.200 C.400 D.600
8．（2014年考研题）程序P在机器M上的执行时间是20s，编译优化后，P 执行的指令数减少到原来的70%，而CPI增加到原来的1.2倍，则P在M上的执行时间是（）。 A.8.4秒 B.11.7秒 C.14秒 D.16.8秒 9．（2015年考研题）计算机硬件能够直接执行的是（）。 Ⅰ．机器语言程序Ⅱ．汇编语言程序Ⅲ．硬件描述语言程序 A.仅Ⅰ B.仅ⅠⅡ C.仅ⅠⅢ D.ⅠⅡⅢ 二、名词解释 1．吞吐量2．响应时间3．利用率 4．处理机字长5．总线宽度6．存储器容量 7．存储器带宽8．主频/时钟周期9．CPU执行时间 10．CPI 11．MIPS 12．FLOPS 三、简答题 1．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 2．冯·诺依曼计算机体系结构的基本思想是什么？按此思想设计的计算机硬件系统应由哪些部件组成？ 3．计算机系统分为哪几个层次？每层分别用软件还是硬件实现？
计算机组成原理-第7章以后作业答案
第七章指令系统 ?7-1指令，程序 指令：计算机执行某种操作的命令 程序：由有序的指令串构成，程序要解决一个具体的问题 指令系统：一台计算机能执行的全部指令的集合 指令系统的重要性：软件编程的基础，硬件设计的依据，综合考虑计算机的软硬件是计算机设计的关键因素。 ?7-2操作码 操作码用来指明该指令所要完成的操作。通常位数反映了机器的操作种类，即机器允许的指令条数，如7位→2^7=128条指令 固定长度操作码：操作码长度(占二进制位数)固定不变 硬件设计相对简单 指令译码时间开销小 指令空间利用率较低 可变长度操作码：操作码长度随指令地址数目的不同而不同(可平均缩短指令长度) 硬件设计相对复杂 指令译码时间开销较大 指令空间利用率较高 例：某机器采用固定长度指令系统，16位，包括3地址指令15条，双地址指令10条，单地址指令若干，每个地址占4位。问：该指令系统最多容纳多少个单地址指令，并设计该指令系统的操作码编码方案 析：每条指令：一个唯一操作码编码，不同类型指令具有不同标识，用扩展操作码方案 三15条，1111 双10条，6个没用6*16=96个 ? 7.3什么是指令字长、机器字长和存储字长？ ? 7.6某指令系统字长为16位，地址码取4位，试提出一种方案，使该指令系统 有8条三地址指令、16条二地址指令、100条一地址指令。 固定操作码为4位。 8条三地址指令操作码为：0000~0111（剩下1000~1111共8个扩展窗口） 16条二地址指令操作码为：1000 0000~1000 1111 （剩下1001 0000~1111 1111共112个扩展窗口）100条一地址指令操作码为：10010000 0000~10010000 1111 10010001 0000~10010001 1111 10010010 0000~10010010 1111 10010011 0000~10010011 1111 10010100 0000~10010100 1111 10010101 0000~10010101 1111 10010110 0000~10010110 0011
计算机组成原理第五章单元测试(含答案)
第五章指令系统测试 1、以下四种类型指令中，执行时间最长的是（）(单选) A、RR型指令 B、RS型指令 C、SS型指令 D、程序控制类指令 2、程序控制类指令的功能是（）（单选） A、进行算术运算和逻辑运算 B、进行主存与CPU之间的数据传送 C、进行CPU和I/O设备之间的数据传送 D、改变程序执行的顺序 3、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用的寻址方式是( ）（单选） A、立即数寻址 B、寄存器寻址 C、隐含寻址 D、直接寻址 4、下列属于指令系统中采用不同寻址方式的目的主要是（）（单选） A、为了实现软件的兼容和移植 B、缩短指令长度，扩大寻址空间，提高编程灵活性 C、为程序设计者提供更多、更灵活、更强大的指令 D、丰富指令功能并降低指令译码难度 5、寄存器间接寻址方式中，操作数存放在（）中（单选） A、通用寄存器 B、主存 C、数据缓冲寄存器MDR D、指令寄存器 6、指令采用跳跃寻址方式的主要作用是（) (单选) A、访问更大主存空间 B、实现程序的有条件、无条件转移 C、实现程序浮动 D、实现程序调用 7、下列寻址方式中，有利于缩短指令地址码长度的是（）（单选） A、寄存器寻址 B、隐含寻址 C、直接寻址
D、间接寻址 8、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数的有效地址为( ) (单选) A、1200H B、12FCH C、3888H D、88F9H 9、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数为( ) (单选) A、1200H B、12FCH C、3888H D、88F9H 10、某计算机按字节编址，采用大端方式存储信息。其中，某指令的一个操作数的机器数为ABCD 00FFH，该操作数采用基址寻址方式，指令中形式地址（用补码表示）为FF00H，当前基址寄存器的内容为C000 0000H，则该操作数的LSB(即该操作数的最低位FFH)存放的地址是( ) (单选) A、C000 FF00H B、C000 FF03H C、BFFF FF00H D、BFFF FF03H 11、假定指令地址码给出的是操作数所在的寄存器的编号，则该操作数采用的寻址方式是( )(单选) A、直接寻址 B、间接寻址 C、寄存器寻址 D、寄存器间接寻址 12、相对寻址方式中，操作数有效地址通过( )与指令地址字段给出的偏移量相加得到(单选) A、基址寄存器的值 B、变址寄存器的值 C、程序计数器的值 D、段寄存器的值 13、下列关于二地址指令的叙述中，正确的是( ) (单选) A、运算结果通常存放在其中一个地址码所指向的位置 B、地址码字段一定是操作数 C、地址码字段一定是存放操作数的寄存器编号
计算机组成原理(附答案)
计算机组成原理 第1章计算机系统概论 一.填空题 1. 计算机系统是由硬件和软件两大部分组成的，前者是计算机系统的物质基础，而后者则是计算机系统解题的灵魂，两者缺一不可。 2. 存储程序是指解题之前预先把程序存入存储器；程序控制是指控制器依据所存储的程序控制计算机自动协调地完成解题的任务，这两者合称为存储程序控制，它是冯·诺依曼型计算机的重要工作方式。 3.通常将控制器和运算器合称为中央处理器(CPU) ；而将控制器、运算器和内存储器合称为计算机的主机。 4.计算机系统的硬件包括控制器、运算器、存储器、I/O接口和I/O设备等五大部分。 二.选择题 1. 指令周期是指（ C ）。 A.CPU从主存取出一条指令的时间 B.CPU执行一条指令的时间 C. CPU从主存取出一条指令加上执行该指令的时间 三.问答题 1.存储程序控制是冯?诺依曼型计算机重要的工作方式，请解释何谓存储程序、程序控制？ 答：存储程序是指将解题程序(连同原始数据)预先存入存储器； 程序控制是指控制器依据存储的程序，控制全机自动、协调的完成解题任务。 2.计算机系统按功能通常可划分为哪五个层次？画出其结构示意图加以说明。 答：.五级组成的计算机系统如图1.7 (课本P18) 1）微程序设计级：微指令直接由硬件执行。 2）一般机器级(机器语言级)：由微程序解释机器指令系统，属硬件级。 3）操作系统级：由操作系统程序实现。 4）汇编语言级：由汇编程序支持执行。 5）高级语言级：由高级语言编译程序支持执行。 这五级的共同特点是各级均可编程。 四.计算题 1.设某计算机指令系统有4种基本类型的指令A、B、C和D，它们在程序中出现的频度(概率)分别为0.3、0.2、0.15和0.35，指令周期分别为5ns、5.5ns、8ns和10ns，求该计算机的平均运算速度是多少MIPS(百万条指令每秒)？ 解:指令平均运算时间： T=5×0.3＋5.5×0.2＋8×0.15＋10×0.35＝7.3 (ns) 平均运算速度： V=1/T=1/(7.3×10－3)＝137(MIPS) 第2章运算方法与运算器 一.填空题 1.若某计算机的字长是8位，已知二进制整数x＝10100，y＝–10100，则在补码的表示中，[x]补＝00010100 ，[y]补＝11101100 。 2. 若浮点数格式中阶码的基数已确定，而且尾数采用规格化表示法，则浮点数表示的数，其范围取决于浮点数阶码的位数，而精度则取决于尾数的位数。
计算机组成原理第七章课后部分答案
7.1什么叫机器指令？什么叫指令系统？为什么说指令系统与机器指令的主要功能以 及与硬件结构之间存在着密切的关系？ 机器指令：是CPU能直接识别并执行的指令，它的表现形式是二进制编码。机器指令通常由操作码和操作数两部分组成。 指令系统：计算机所能执行的全部指令的集合，它描述了计算机 内全部的控制信息和“逻辑判断”能力。 指令系统是计算机硬件和软件的接口部分，是全部机器指令的集合。 7.2什么叫寻址方式？为什么要学习寻址方式？寻址方式：指确定本条指令的数 据地址以及下一条将要执行的指 令地址的方法，它与硬件结构紧密相关，而且直接影响指 令格式和指令功能。 学习寻址方式，是为了找到指令中参与操作的数据，然后根据指令，得出结果。 7.3什么是指令字长、机器字长和存储字长？指令字长：是指机器指令中二进制 代码的总位数。指令字长取决 于从操作码的长度、操作数地址的长度和操作数地址的个 数。不同的指令的字长是不同的。 机器字长：是指计算机进行一次整数运算所能处理的二进制数据 的位数（整数运算即定点整数运算）。机器字长也就是运 算器进行定点数运算的字长，通常也是CPU内 部数据通路的宽度。即字长越长，数的表示范围也 越大，精度也越高。机器的字长也会影响机器的运算速
度。 存储字长：一个存储单元存储一串二进制代码（存储字），这串 二进制代码的位数称为存储字长，存储字长可以是8 位、 16 位、32 位等。 7.6 某指令系统字长为16位，地址码取 4 位，提出一种方案，使该指令系统有 8 条三地址指令、16 条二地址指令、100 条一地址指令。 解：三地址指令格式如下： 4 4 4 4 OP A1 A2 A3 指令操作码分配方案如下： 4 位OP 0000 ， ,, ，A1,A2,A3:8 条三地址指令 0111 ， 1000，0000， ,, ，,, ，A2 ，A3:16 条二地址指令 1000，1111， 1001，0000，0000， A3:100 条一地址指令 1001, 0110, 0011, 1001, 0110, 0100,
计算机组成原理-实验一
《计算机组成原理-实验一》 实验报告 韶关学院数信学院 2010级信息与计算科学 2012年 9月
实验一：本实验分三部分： 1熟悉Linux常用命令（上） 2 Linux下程序设计基础（中） 3汇编语言与机器指令（下）（暂略） 实验一熟悉Linux常用命令（上） 一,实验要求: 1,熟练Linux下的常用命令. 2,熟练地操作linux. 二,实验内容: 练习使用Linux常用命令; 三,实验环境: windows7的vmware的Redhat。 四,Linux下常用命令实验操作：(以下命令若权限不够，要在命令前加sudo) 1. 写出下面命令每个部分含义，字符C表示命令(Command)、O表示选项(Option)、OA表示选项的参数(Option Argument)、CA表示命令的参数(Command Argument)，如： C OOA O OA C A Answer $ lpr –Pspr –n 3 proposal.ps Command line Linux命令行的语法结构： $ command [[-]option(s)] [option argument(s)] [command argument(s)] 含义： ● $：linux系统提示符，您的linux系统可能是其他的提示符 ● Command ：linux命令的名字 ● [[-]option(s)] ：改变命令行为的一个或多个修饰符，即选项 ● [option argument(s)] ：选项的参数 ● [command argument(s)] ：命令的参数 1) ls -la convert.txt 2) more convert.txt 3) pwd 4) cat file1 file2 file3 5) rm -r temp 6) ping –c 3 https://www.wendangku.net/doc/ef15830919.html, 7) telnet https://www.wendangku.net/doc/ef15830919.html, 13 8) cc -o short short.c -lbaked 9) chmod u+rw file1.c 10) uname –n
计算机组成原理题(附答案)
计算机组成原理题解指南 第一部分：简答题 第一章计算机系统概论 1．说明计算机系统的层次结构。 计算机系统可分为：微程序机器级，一般机器级（或称机器语言级），操作系统级，汇编语言级，高级语言级。 第四章主存储器 1．主存储器的性能指标有哪些？含义是什么？ 存储器的性能指标主要是存储容量. 存储时间、存储周期和存储器带宽。 在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。 存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。 存储周期是指连续两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。 存储器带宽是指存储器在单位时间中的数据传输速率。 2．DRAM存储器为什么要刷新？DRAM存储器采用何种方式刷新？有哪几种常用的刷新方式？ DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 DRAM采用读出方式进行刷新。因为读出过程中恢复了存储单元的MOS栅极电容电荷，并保持原单元的内容，所以读出过程就是再生过程。 常用的刷新方式由三种：集中式、分散式、异步式。 3．什么是闪速存储器？它有哪些特点？ 闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。 闪速存储器的特点：（1）固有的非易失性，（2）廉价的高密度，（3）可直接执行，（4）固态性能。4．请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？ SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。 第五章指令系统 1．在寄存器—寄存器型，寄存器—存储器型和存储器—存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？ 寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。 2．一个较完整的指令系统应包括哪几类指令？ 包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等。 3．什么叫指令？什么叫指令系统？ 指令就是要计算机执行某种操作的命令 一台计算机中所有机器指令的集合，称为这台计算机的指令系统。 第六章中央处理部件CPU 1．指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。 时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出的指令流流向控制器（指令寄存器）。从内存读出的数据流流向运算器（通用寄存器）。 2．简述CPU的主要功能。 CPU主要有以下四方面的功能：(1)指令控制程序的顺序控制，称为指令控制。 (2)操作控制 CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应部件，从而 控制这些部件按指令的要求进行动作。 (3)时间控制对各种操作实施时间上的控制，称为时间控制。 (4)数据加工对数据进行算术运算和逻辑运算处理，完成数据的加工处理。 3．举出CPU中6个主要寄存器的名称及功能。 CPU有以下寄存器： (1)指令寄存器（IR）：用来保存当前正在执行的一条指令。 (2)程序计数器（PC）：用来确定下一条指令的地址。 (3)地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。
(完整版)计算机组成原理作业讲解1-4章答案分解
1．1 概述数字计算机的发展经过了哪几个代？各代的基本特征是什么？ 略。 1．2 你学习计算机知识后，准备做哪方面的应用？ 略。 1．3 试举一个你所熟悉的计算机应用例子。 略。 1．4 计算机通常有哪些分类方法？你比较了解的有哪些类型的计算机？ 略。 1．5 计算机硬件系统的主要指标有哪些？ 答：机器字长、存储容量、运算速度、可配置外设等。 答：计算机硬件系统的主要指标有：机器字长、存储容量、运算速度等。 1．6 什么是机器字长？它对计算机性能有哪些影响？ 答：指CPU一次能处理的数据位数。它影响着计算机的运算速度，硬件成本、指令系统功能，数据处理精度等。 1．7 什么是存储容量？什么是主存？什么是辅存？ 答：存储容量指的是存储器可以存放数据的数量（如字节数）。它包括主存容量和辅存容量。 主存指的是CPU能够通过地址线直接访问的存储器。如内存等。 辅存指的是CPU不能直接访问，必须通过I/O接口和地址变换等方法才能访问的存储器，如硬盘，u盘等。 1．8 根据下列题目的描述，找出最匹配的词或短语，每个词或短语只能使用一次。（1）为个人使用而设计的计算机，通常有图形显示器、键盘和鼠标。 （2）计算机中的核心部件，它执行程序中的指令。它具有加法、测试和控制其他部件的功能。 （3）计算机的一个组成部分，运行态的程序和相关数据置于其中。 （4）处理器中根据程序的指令指示运算器、存储器和I/O设备做什么的部件。 （5）嵌入在其他设备中的计算机，运行设计好的应用程序实现相应功能。 （6）在一个芯片中集成几十万到上百万个晶体管的工艺。 （7）管理计算机中的资源以便程序在其中运行的程序。 （8）将高级语言翻译成机器语言的程序。 （9）将指令从助记符号的形式翻译成二进制码的程序。 （10）计算机硬件与其底层软件的特定连接纽带。 供选择的词或短语： 1、汇编器 2、嵌入式系统 3、中央处理器（CPU） 4、编译器 5、操作系统 6、控制器 7、机器指令 8、台式机或个人计算机 9、主存储器10、VLSI 答：（1）8，（2）3，（3）9，（4）6，（5）2， （6）10，（7）5，（8）4，（9）1，（10）7 计算机系统有哪些部分组成？硬件由哪些构成？ 答：计算机系统硬件系统和软件系统组成。 硬件由控制器、存储器、运算器、输入设备和输出设备五大部件构成 1．9 冯·诺伊曼V on Neumann计算机的主要设计思想是什么？ 略。 1．10 计算机硬件有哪些部件，各部件的作用是什么？
计算机组成原理存储器读写和总线控制实验实验报告
信息与管理科学学院计算机科学与技术 实验报告 课程名称：计算机组成原理 实验名称：存储器读写和总线控制实验 姓名：班级：指导教师：学号： 实验室：组成原理实验室 日期： 2013-11-22
一、实验目的 1、掌握半导体静态随机存储器RAM的特性和使用方法。 2、掌握地址和数据在计算机总线的传送关系。 3、了解运算器和存储器如何协同工作。 二、实验环境 EL-JY-II型计算机组成原理实验系统一套，排线若干。 三、实验内容 学习静态RAM的存储方式，往RAM的任意地址里存放数据，然后读出并检查结果是否正确。 四、实验操作过程 开关控制操作方式实验 注：为了避免总线冲突，首先将控制开关电路的所有开关拨到输出高电平“1”状态，所有对应的指示灯亮。 本实验中所有控制开关拨动，相应指示灯亮代表高电平“1”，指示灯灭代表低电平“0”。连线时应注意：对于横排座，应使排线插头上的箭头面向自己插在横排座上；对于竖排座，应使排线插头上的箭头面向左边插在竖排座上。 1、按图3－1接线图接线： 图3－1 实验三开关实验接线 2、拨动清零开关CLR，使其指示灯显示状态为亮—灭—亮。 3、往存储器写数据：
以往存储器的（FF ） 地址单元写入数据“AABB ”为例，操作过程如下： 4、按上述步骤按表3－2所列地址写入相应的数据 表3－2 5、从存储器里读数据： 以从存储器的（FF ） 地址单元读出数据“AABB ”为例，操作过程如下： (操作) (显示) (操作) (显示) (操作) (显6、按上述步骤读出表3－2数据，验证其正确性。 五、实验结果及结论 通过按照实验的要求以及具体步骤，对数据进行了严格的检验，结果是正确的，具体数据如图所示：
计算机组成原理实验1-运算器
《计算机组成原理》 实验报告 实验一运算器实验
一、实验目的 1．掌握运算器的组成及工作原理； 2．了解4位函数发生器74LS181的组合功能，熟悉运算器执行算术操 作和逻辑操作的具体实现过程； 3．验证带进位控制的74LS181的功能。 二、实验环境 EL-JY-II型计算机组成原理实验系统一套，排线若干。 三、实验内容与实验过程及分析（写出详细的实验步骤，并分析实验结果） 实验步骤：开关控制操作方式实验 1、按图1－7接线图接线： 连线时应注意：为了使连线统一，对于横排座，应使排线插头上的箭头面向自己插在横排座上；对于竖排座，应使排线插头上的箭头面向左边插在竖排座上。 图1－1 实验一开关实验接线图 2、通过数据输入电路的拨开关开关向两个数据暂存器中置数： 1）拨动清零开关CLR，使其指示灯。再拨动CLR，使其指示灯亮。置ALU-G ＝1：关闭ALU的三态门；再置C-G=0：打开数据输入电路的三态门； 2）向数据暂存器LT1（Ｕ3、U4）中置数：
（1）设置数据输入电路的数据开关“D15……D0”为要输入的数值； （2）置LDR1＝1：使数据暂存器LT1（Ｕ3、U4）的控制信号有效，置LDR2＝0：使数据暂存器LT2（Ｕ5、U6）的控制信号无效； （3）按一下脉冲源及时序电路的【单脉冲】按钮，给暂存器LT1送时钟，上升沿有效，把数据存在LT1中。 3）向数据暂存器LT2（Ｕ5、U6）中置数： （1）设置数据输入电路的数据开关“D15……D0”为想要输入的数值； （2）置LDR1＝0：数据暂存器LT1的控制信号无效；置LDR2＝1：使数据暂存器LT2的控制信号有效。 （3）按一下脉冲源及时序电路的“单脉冲”按钮，给暂存器LT2送时钟，上升沿有效，把数据存在LT2中。 （4）置LDR1＝0、LDR2＝0，使数据暂存器LT1、LT2的控制信号无效。 4）检验两个数据暂存器LT1和LT2中的数据是否正确： （1）置C-G=1，关闭数据输入电路的三态门，然后再置ALU-G=0，打开ALU 的三态门； （2）置“S3S2S1S0M”为“F1”，数据总线显示灯显示数据暂存器LT1中的数，表示往暂存器LT1置数正确； （3）置“S3S2S1S0M”为“15”，数据总线显示灯显示数据暂存器LT2中的数，表示往暂存器LT2置数正确。 3、验证74LS181的算术和逻辑功能: 按实验步骤2往两个暂存器LT1和LT2分别存十六进制数“1234H”和“5678H”，在给定LT1=1234H、LT2=5678H的情况下，通过改变“S3S2S1S0MCn”的值来改变运算器的功能设置，通过数据总线指示灯显示来读出运算器的输出值F，填入上表中，参考表1－1的功能表，分析输出F值是否正确。分别将“AR”开关拨至“1”和“0”的状态，观察进位指示灯“CY”的变化并分析原因。 实验结果表为：
计算机组成原理第1章 习题及参考答案
第一章绪论习题及参考答案 一、判断题 1．微型计算机广阔的应用领域中，会计电算化属于科学计算应用方面。( ) 2．决定计算机计算精度的主要技术指标是计算机的字长。( ) 3．利用大规模集成电路技术把计算机的运算部件和控制部件做在一块集成电路芯片上，这样的一块芯片叫做单片机。( ) 4．计算机“运算速度”指标的含义是指每秒钟能执行多少条操作系统的命令。（） 5．兼容性是计算机的一个重要性能，通常是指向上兼容，即旧型号计算机的软件可以不加修改地在新型号计算机上运行。系列机通常具有这种兼容性。（） 二、简答题 1．电子数字计算机与电子模拟计算机的主要区别是什么 2．简单描述计算机的发展过程和应用范围。 3．冯·诺依曼机的主要特点是什么 4．按照冯·诺依曼原理，现代计算机应具备哪些功能 5．如何理解软硬件之间的等价性 6．何谓绿色计算机对它有哪些要求 7．简单描述计算机的层次结构，说明各层次的主要特点。 8．计算机系统的主要技术指标有哪些 参考答案 一、判断题 1．错。会计电算化属于计算机数据处理方面的应用。 2．对。 3．错。计算机的运算部件和控制部件做在一块集成电路芯片上，这样的一块芯片叫CPU。 4．错。“运算速度”指标的含义是指每秒钟能执行多少条指令。 5．错。兼容性包括数据和文件的兼容、程序兼容、系统兼容和设备兼容，微型计算机通常具有这种兼容性。 二、简答题 1．电子数字计算机的运算对象是离散的数字量，用数码进行运算，其运算结果也是离散的数字量；电子模拟计算机的运算对象是连续变化的物理量(如电流、电压等)，其运算结果也是连续变化的物理量。数字计算机的运算速度快，运算精度高。现代所说的计算机都是电子数字计算机。 2．从1946年世界上第一台数字电子计算机ENIAC研制成功至今，计算机的发展经历了4个时
计算机组成原理习题 第五章
第五章 一．填空题 1.控制器由于设计方法的不同可分为型、型和型控制器。 2.控制器在生成各种控制信号时，必须按照一定的进行，以便对各种操作实施时间上的控制。 3.微程序控制的计算机中的控制存储器CM是用来存放的。 4.在微指令的字段编码法中，操作控制字段的分段并非是任意的，必须遵循的分段原则中包括：①把性的微命令分在同一段内；②一般每个小段要留出一个状态，表示。 5.微指令分为和微指令两类，微指令可以同时执行若干个微操作，所以执行机器指令的速度比微指令快。 6.在CPU中，指令寄存器的作用是，其位数取决于；程序计数器的作用是，其位数取决于。 7.指令周期是，最基本的指令周期包括和。 8.根据CPU访存的性质不同，可将CPU的工作周期分为、、和。 9.在CPU中保存当前正在执行的指令的寄存器是，保存下一条指令地址的寄存器是，保存CPU访存地址的寄存器是。 10.中断判优可通过和实现，前者速度更快。 11.中断服务程序的入口地址可通过和寻找。 12.在硬件向量法中，可通过两种方式找到服务程序的入口地址，一种是，另一种是。 13.CPU从主存取出一条指令并执行该指令的时间叫做，它常常用若干个来表示，而后者又包含有若干个。 14.程序顺序执行时，后继指令的地址由形成，遇到转移指令和调用指令时，后继指令的地址从获得。 15.控制器在生成各种控制信号时，必须按照一定的进行，以便对各种操作实施时间上的控制。 16.机器X和Y的主频分别是8MHz和12MHz，则X机的时钟周期为μs。
若X机的平均指令执行速度为0.4MIPS，则X机得平均指令周期为μs。若两个机器的机器周期内时钟周期数相等，则Y机得平均执行速度为MIPS。 17.一个主频为25MHz的CPU，平均每条指令包含2个机器周期，每个机器周期包含2个时钟周期，则计算机的平均速度是。如果每两个机器周期中有一个用于访存，而存储器速度较慢，需再插入2个时钟周期，此时指令周期为μs。 18.微指令格式可分为型和型两类，其中型微指令用较长的微程序结构换取较短的微指令结构。 19.在用微程序实现的控制器中，一条机器指令对应若干条，它又包含若干。微指令格式分成型和型两类，型微指令可同时执行若干个微操作，所以执行指令的速度比快。 20.实现机器指令的微程序一般存放在中，而用户程序存放在中，前者的速度比后者。若采用水平型微指令，则微指令长度一般比机器指令。 21.某计算机采用微程序控制，微指令字中操作控制字段共16位，若采用直接控制，则可以定义种微操作，此时一条微指令最多可同时启动个微操作。若采用编码控制，并要求一条微指令需同时启动4个微操作，则微指令字中的操作控制字段应分段，若每个字段的微命令数相同，这样的微指令格式最多可包含个微操作命令。 22.在微程序控制器中，一次能够定义并执行多个并行操作命令的微指令叫 做型微指令。若采用微操作码方式，一次只能执行一个操作命令的微指令（例如，控制信息从某个源部件到某个目标部件）叫做型微指令，后者实现一条机器指令的微程序要比前者编写的微程序。 23.在串行微程序控制器中，执行现行微指令的操作与取下一条微指令的操作在时间上是进行的，所以微指令周期等于。在并行为程序控制器中，执行现行微指令的操作与取下一条微指令的操作是进行的，所以微指令周期等于。 二．选择题
计算机组成原理实验报告1-寄存器实验
2.1 寄存器实验 姓名：孙坚学号：134173733 班级：13计算机日期：2015.4.3 一．实验要求：利用CPTH 实验仪上的K16..K23 开关做为DBUS 的数据，其它开关做为控制信号，将数据写入寄存器，这些寄存器包括累加器A，工作寄存器W，数据寄存器组R0..R3，地址寄存器MAR，堆栈寄存器ST，输出寄存器OUT。 二．实验目的：了解模型机中各种寄存器结构、工作原理及其控制方法。 三．实验电路：寄存器的作用是用于保存数据的，因为我们的模型机是8位的，因此在本模型机中大部寄存器是8 位的，标志位寄存器(Cy, Z)是二位的。 CPTH 用74HC574 来构成寄存器。74HC574 的功能如下： 1. 在CLK的上升沿将输入端的数据打入到8 个触发器中 2. 当OC = 1 时触发器的输出被关闭，当OC=0 时触发器的输出数据
四．实验数据及步骤： 实验1：A，W 寄存器实验 寄存器A，W 写工作波形图
连接线表： 系统清零和手动状态设定：K23-K16开关置零，按[RST]钮，按[TV/ME]键三次，进入"Hand......"手动状态。 在后面实验中实验模式为手动的操作方法不再详述． 将66H写入A寄存器 二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据66H 置控制信号为： 按住STEP脉冲键，CK由高变低，这时寄存器A 的黄色选择指示灯亮，表明选择A 寄存器。放开STEP 键，CK 由低变高，产生一个上升沿，数据66H 被写入A 寄存器。 将88H写入W寄存器 二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据88H 置控制信号为： 按住STEP脉冲键，CK由高变低，这时寄存器W 的黄色选择指示灯亮，表明选择W 寄存器。放开STEP 键，CK 由低变高，产生一个上升沿，数据88H 被写入W 寄存器。 注意观察： １．数据是在放开STEP键后改变的，也就是CK的上升沿数据被打入。 ２．WEN，AEN为高时，即使CK有上升沿，寄存器的数据也不会改变。
- 计算机组成原理实验五-存储器读写实验
- 计算机组成原理实验(存储器)
- 计算机组成原理(附答案)
- 计算机组成原理实验五存储器读写实验
- 计算机组成原理 存储器
- 计算机组成原理存储器.docx
- 《计算机组成原理》存储器读写实验报告
- 计算机组成原理存储器实验报告
- 计算机组成原理(存储器)
- 计算机组成原理存储器(1)(1)
- 计算机组成原理存储器
- 计算机组成原理存储器原理实验报告
- 计算机组成原理课后答案(第二版)唐朔飞第四章 存储器
- 计算机组成原理-存储系统习题
- 计算机组成原理存储器读写和总线控制实验实验报告
- 计算机组成原理(第四版)
- 计算机组成原理第三章 第3讲 DRAM存储器
- 计算机组成原理存储器(1)(1)
- 计算机组成原理存储器原理实验报告
- 计算机组成原理 存储器和总线实验