三相锁相环及仿真

2三相电压软件锁相环仿真实现

锁相环有很多种方法，目前在电力电子装置实际应用中常用的锁相环技术是过零比较方式，就是通过硬件电路检测电网电压的过零点来获得相位差的信号，然后用硬件或者软件实现锁相。这种方案原理和结构都很简单，也易于工程上的实现。但是一个工频周期内电网电压只能检测到两个过零点，这限制了锁相环的锁相速度；而且,当电网侧电压中有含有的谐波或这三相不平衡时，这种方法就不能准确的确定基波正序的过零点了，进而而影响了锁相的精度[38]。

为了避免过零点检测方法带来的问题，本文采用三相软件锁相环(SPLL)[39]方法。电压合成矢量u s与d、q轴电压分量u sd、u sq的关系图如图所示，对于三相电网，电压合成矢量u s的幅值是不变的，则q轴电压分量u sq反映了d轴电压分量u sd与电网电压合成矢量u s的相位关系。从图中可以看出，当u sq<0时，说明d轴超前u s，应该减小同步信号的频率；u sq>0时，说明d轴滞后u s，此时应该增大同步信号频率；u sq＝0时，说明d 轴与u s同相。可见，可以通过控制电网电压q轴分量u sq＝0恒成立，使电网电压合成矢量u s定向于d轴电压分量u sd，实现两者同相位，因此可以得到一个对电压矢量u s进行锁相的方法。

采集得到的压三相对称正弦相电压的瞬时值可以表示为：

a m1

b m1

c m1

cos

2

cos()

3

2

cos()

3

u U

u U

u U

θ

θπ

θπ

?

?=

?

?

=-

?

?

?

=+

??

(2-36)式中，θ1=ω1t，为输入相位角，ω1为电网角频率；U m为电网电压幅值。

三相对称电压变换到两相静止坐标系α、β轴电压分量u sα、u sβ，两相静止αβ坐标系再经两相旋转坐标系变换后得到的d、q轴电压分量u sd、u sq可以表示为：

sd m1

sq m1

cos()

sin()

u U

u U

θθ

θθ

=-

??

?=-

??

(2-36) 式中，θ＝ωt，三相电压SPLL的输出相位角，ω输出角频率。

三相电压SPLL控制原理框图如图所示，图中线框里的变换相当于鉴相器，PI调节器相当于环路滤波器，积分环节相当于压控振荡器。ω1为压控振荡器的固有频率，此处对应于电网额定频率，ω1=100π。通过q轴电压PI不断调节，使输出相位角θ跟随输入相位角θ1变化，即相位角θ与A相电压相位同步变化。可以看出，SPLL控制原理简单明了，也方便于采用DSP程序进行编程实现。

图电压矢量相位关系图

为验证三相SPLL控制原理的正确性，在采用DSP软件编程实现之前，本文先进行了仿真验证。图(a)中给出了电网相电压峰值为10V，A相初始相位为0，频率为50HZ 时的锁相环仿真波形；图(b)给出了电网相电压峰值为10V，A相初始相位为30o，频率为51HZ时的锁相环仿真波形。通过图(a)可以看出，正常条件下，锁相环锁相非常迅

速，几乎瞬间锁住相位，与A相电压保持同步。通过对比图(a)和图(b)可以看出，在A 相初始相位角为30o，电网频率有恶劣波动变为51HZ时情况下(实际应用中，我国电网频率变动最大允许范围是，到时刻已经锁住相位，响应速度快。可见本文所用的锁相环能够快速实现d轴电压与电网电压同步。

图SPLL结构原理图

仿真模型

V

d

/

V

t/s

(a) A相初始相位为0，频率50HZ

(b) A相初始相位为30o，频率51HZ

基于dq变换的三相软件锁相环设计_图文(精)

第３１卷第４期 电力自动化设备 ＥｌｅｃｔｒｉｃＰｏｗｅｒＡｕｔｏｍａｔｉｏｎＥｑｕｉｐｍｅｎｔ ＶｏＬ３１Ｎｏ．４Ａｐｒ．２０１１ ＠２０１１年４，Ｅｌ 基于由变换的三相软件锁相环设计 吉正华１，韦芬卿２，杨海英１ （１．国电南瑞科技股份有限公司，江苏南京２１００６１； ２．国网电力科学研究院，江苏南京２１０００３） 摘要：针对传统锁相环在电压畸变条件下不能获得准确相位的问题，根据软件锁相环（ＳＰＬＬ）原理．提出了一种基于如坐标变换原理获得ＳＰＬＬ线性化模型，并通过ＰＩ控制实现的新型三相ＳＰＬＬ。在三相电压不平衡时。利用Ｔ／４（Ｔ为三相电压周期）延时计算法实现正、负序分量分离，有效地抑制负序分量对相位的影响。通过仿真实验系统，对提出的控制策略在各种电压畸变及三相电压不平衡条件下进行验证。结果表明，该ＳＰＬＬ的动态响应速度快、稳态性能好。并对电压畸变有很强的抑制作用。关键词：软件锁相环：幽坐标变换；畸变电压；正、负序分量中图分类号：ＴＰ２１４ 文献标识码：Ａ 文章编号：１００６—６０４７（２０１１）０４—０１０４—０３ ０ 引言

２Ⅳ相加后得到实际角频率。最后经过一积分环 节，输出即是电网电压的相位０。整个ＳＰＬＬ过程构成一个反馈，通过ＰＩ达到锁相目的。ＳＰＬＬ原理图如图ｌ所示。 本文基于如坐标变换原理，通过ＰＩ控制，实现三相软件锁相环（ＳＰＬＬ）。但当三相电压不平衡时。负序分量滤波效果不好［１－３＿．因此利用Ｔ／４（ｒ为三相电压周期）延时计算法实现正、负序分量分离。有效抑制负序分量对相位的影响。最后，模拟市电电压畸变和三相电压不平衡的情况下进行仿真实验，实验结果验证该锁相环性能良好。 １ ０ ＳＰＬＬ原理 图１ＳＰＬＬ原理图 Ｆｉｇ．１ ＰｒｉｎｃｉｐｌｅｏｆＳＰＬＬ ＳＰＬＬ基本原理［４．５］是将三相输入电压ＵａＵｂ、Ⅱ。 转换到静止的俚ＪＢ坐标系，然后从静止的ａｐ坐标系转换到与三相电压同步旋转的由坐标系，得到交流电压的直流分量／Ｌｄ、“。。三相静止坐标系到两相静止坐标系下的数学矩阵为 ２ ＳＰＬＬ的控制框图及性能分析 图２为系统控制框图．将锁相误差信号输入ＰＩ

锁相环电路设计

锁相环的原理 2007-01-23 00:24 1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的 输入信号与部的振荡信号同步，利用锁相环 路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。 2．锁相环的工作原理 锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为： （8-4-1） （8-4-2） 式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压u D为： 用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压u C （t）。即u C（t）为： （8-4-3） 式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：

锁相环电路

手机射频部分的关键电路----锁相环电路 锁相坏电路是一种用来消除频率误差为目的反馈控制电路，目前市场销售的手机基本上都是采用这种电路来控制射频电路中的压控振荡器。使其输出准确稳定的振荡频率。如锁相坏(PLL)电路出现故障将导致本振的频率输出不准确，则导致手机无信号。 目前通信终端设备中对频率的稳定采用的是频率合成CSYN技术。频率合成的基本方法有三种：第一种直接频率合成；第二种锁相频率合成(PLL)；第三种直接数字频率合成(DDS)。由于锁相频率合成技术在电路设计方面(简单)，成本方面控制灵敏度方面，频谱纯净度方面等。都要胜于直接频率合成，与直接数字频率合成。所以被移动通信终端设备广范采用。它在手机电路中的作用是控制压控振荡器输出的频率，相位与基准信号的频率，相位保持同步。 锁相坏电路的构成与工作原理： 1、构成：它是由鉴相器(PD)低通滤波器(LPF) 压控振荡器(VCO)三部分组成。 鉴相器：它是一个相位比较器。基准频率信号和压控振荡器输出的取样频率在其内部 进行相位比较，输出误差电压。 低通滤波器：是将鉴相器输出的锁相电压进行滤波，滤除电流中的干扰和高频成分。得到一个纯净的直流控制电压。 压控振荡器：产生手机所要的某一高频频率。 （注：SYNEN、SYNCLK、SYNDATA来自CPU控制分频器，对本振信号进行N次分频）。 当VCO产生手机所须的某一高频频率。一路去混频管，另一路反馈给锁相环，中的分频器进行N次分频。在这里为什么要进行N次分频呢？首先要说明一下基准频率与VCO振荡取样频率在鉴相要满足3个条件。 ①频率相同。②幅度相同。③相位不同。为了满足鉴相条件，所以在电路中设置了分 频器。VCO振荡频率取样信号送入分频器完成N次分频后，得到一个与基准频率相位不同，但频率

锁相环应用电路仿真

高频电子线路实训报告锁相环路仿真设计 专业 学生姓名 学号 2015 年 6 月24日

锁相环应用电路仿真 锁相环是一种自动相位控制系统，广泛应用于通信、雷达、导航以及各种测量仪器中。锁相环及其应用电路是“通信电子电路”课程教学中的重点容，但比较抽象，还涉及到新的概念和复杂的数学分析。因此无论是教师授课还是学生理解都比较困难。为此，我们将基于Multisim的锁相环应用仿真电路引入课堂教学和课后实验。实践证明，这些仿真电路可以帮助学生对相关容的理解，并为进行系统设计工作打下良好的基础。锁相环的应用电路很多，这里介绍锁相环调频、鉴频及锁相接收机的Multisim仿真电路。 1.锁相环的仿真模型 首先在Multisim软件中构造锁相环的仿真模型(图1)。基本的锁相环由鉴相器(PD)、环路滤波器(I P)和压控振荡器(VCO)三个部分组成。图中，鉴相器由模拟乘法器A 实现，压控振荡器为V3，环路滤波器由R1、C1构成。环路滤波器的输出通过R2、R3串联分压后加到 压控振荡器的输入端，直流电源V2用来调整压控振荡器的中心频率。仿真模型中，增加R2、R3及的目的就是为了便于调整压控振荡器的中心频率。 图1 锁相环的仿真模型 2.锁相接收机的仿真电路 直接调频电路的振荡器中心频率稳定度较低，而采用晶体振荡器的调频电路，其调频围又太窄。采用锁相环的调频器可以解决这个矛盾。其结构原理如图2所示。

图2 锁相环调频电路的原理框图 实现锁相调频的条件是调制信号的频谱要处于低通滤波器通带之外，也就是说，锁相环路只对慢变化的频率偏移有响应，使压控振荡器的中心频率锁定在稳定度很高的晶振频率上。而随着输人调制信号的变化，振荡频率可以发生很大偏移。 图3 锁相环调频的仿真电路 根据图2建立的仿真电路如图3所示。图中，设置压控振荡器V1在控制电压为0时，输出频率为0；控制电压为5V时，输出频率为50kHz。这样，实际上就选定了压控振荡器的中心频率为25kHz，为此设定直流电压V3为2.5V。调制电压V4通过电阻Rs接到VCO的输人端，R实际上是作为调制信号源V4的阻，这样可以保证加到VCO输人端的电压是低通滤波器的输出电压和调制电压之和，从而满足了原理图的要求。本电路中，相加功能也可以通过一个加法器来完成，但电路要变得相对复杂一些。 VCO输出波形和输人调制电压的关系如图4所示。由图可见，输出信号频率随着输人信号的变化而变化，从而实现了调频功能。

完整版锁相环工作原理.doc

基本组成和锁相环电路 1、频率合成器电路 频率合成器组成： 频率合成器电路为本机收发电路的频率源，产生接收第一本机信号源和发射电路的发射 信号源，发射信号源主要由锁相环和VCO 电路直接产生。如图3-4 所示。 在现在的移动通信终端中，用于射频前端上下变频的本振源（LO ），在射频电路中起着非常 重要的作用。本振源通常是由锁相环电路（Phase-Locked Loop ）来实现。 2.锁相环： 它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域 3.锁相环基本原理： 锁相环包含三个主要的部分:⑴鉴相器(或相位比较器,记为PD 或 PC):是完成相位比较的单元, 用来比较输入信号和基准信号的之间的相位.它的输出电压正比于两个输入信号之相位差.⑵低通滤波器(LPF): 是个线性电路,其作用是滤除鉴相器输出电压中的高频分量,起平滑滤波的 作用 .通常由电阻、电容或电感等组成，有时也包含运算放大器。⑶压控振荡器（VCO ）：振

荡频率受控制电压控制的振荡器，而振荡频率与控制电压之间成线性关系。在PLL 中，压控振荡器实际上是把控制电压转换为相位。 1、压控振荡器的输出经过采集并分频； 2、和基准信号同时输入鉴相器； 3、鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压； 4、控制 VCO ，使它的频率改变； 5、这样经过一个很短的时间，VCO的输出就会稳定于某一期望值。 锁相环电路是一种相位负反馈系统。一个完整的锁相环电路是由晶振、鉴相器、R 分频器、N 分频器、压控振荡器（VCO ）、低通滤波器（LFP）构成，并留有数据控制接口。 锁相环电路的工作原理是：在控制接口对R 分频器和N 分频器完成参数配置后。晶振产生 的参考频率（ Fref）经 R 分频后输入到鉴相器，同时VCO 的输出频率（ Fout）也经 N 分频后输入到鉴相器，鉴相器对这两个信号进行相位比较，将比较的相位差以电压或电流的方式 输出，并通过 LFP 滤波，加到 VCO 的调制端，从而控制 VCO 的输出频率，使鉴相器两输入端的 输入频率相等。 锁相环电路的计算公式见公式: Fout=(N/R)Fref 由公式可见，只要合理设置数值N 和 R，就可以通过锁相环电路产生所需要的高频信号。 4.锁相环芯片 锁相环的基准频率为13MHz ，通过内部固定数字频率分频器生成5KHz 或 6.25KHz 的参考频率。 VCO 振荡频率通过IC1 内部的可编程分频器分频后，与基准频率进行相位比较，产 生误差控制信号，去控制VCO，改变VCO的振荡频率，从而使VCO输出的频率满足要求。如图 3-5 所示。 N=F VCO /F R N：分频次数 F VCO： VCO 振荡频率

基于matlab的二阶锁相环仿真设计

1 绪论 1.1 课题背景及研究意义 在现代集成电路中，锁相环（Phase Locked Loop）是一种广泛应用于模拟、数字及数模混合电路系统中的非常重要的电路模块。该模块用于在通信的接收机中,其作用是对接收到的信号进行处理,并从其中提取某个时钟的相位信息。或者说,对于接收到的信号,仿制一个时钟信号,使得这两个信号从某种角度来看是同步的（或者说,相干的）。其作用是使得电路上的时钟和某一外部时钟的相位同步，用于完成两个信号相位同步的自动控制，即锁相。它是一个闭环的自动控制系统，它将自动频率控制和自动相位控制技术融合，它使我们的世界的一部分有序化，它的输出信号能够自动跟踪输入信号的相位变化，也可以将之称为一个相位差自动跟踪系统，它能够自动跟踪两个信号的相位差，并且靠反馈控制来达到自动调节输出信号相位的目的。其理论原理早在上世纪30年代无线电技术发展的初期就已出现，至今已逐步渗透到各个领域。伴随着空间技术的出现，锁相技术大力发展起来，其应用范围已大大拓宽，覆盖了从通信、雷达、计算机到家用电器等各领域。锁相环在通信和数字系统中可以作为时钟恢复电路应用；在电视和无线通信系统中可以用作频率合成器来选择不同的频道；此外，PLL还可应用于频率调制信号的解调。总之，PLL已经成为许多电子系统的核心部分。 锁相环路种类繁多，大致可分类如下]1[。 1.按输入信号特点分类 [1]恒定输入环路：用于稳频、频率合成等系统。 [2]随动输入环路:用于跟踪解调系统。 2.按环路构成特点分类 [1]模拟锁相环路：环路部件全部采用模拟电路，其中鉴相器为模拟乘法器，该类型的锁相环也被称作线性锁相环。 [2]混合锁相环路：即由模拟和数字电路构成，鉴相器由数字电路构成，如异或门、JK触发器等，而其他模块由模拟电路构成。 [3]全数字锁相环路：即由纯数字电路构成，该类型的锁相环的模块完全由数字电路构成而且不包括任何无源器件，如电阻和电容。 [4]集成锁相环路：环路全部构成部件做在一片集成电路中。

基于Matlab的数字锁相环的仿真设计金佳琪

基于Matlab的数字锁相环的仿真设计 1115101021 金佳琪 摘要：锁相环是一个能够跟踪输入信号相位变化的闭环自动跟踪系统。它广泛应用于无线电的各个领域，并且，现在已成为通信、雷达、导航、电子仪器等设备中不可缺少的一部分。然而由于锁相环设计的复杂性，用SPICE对锁相环进行仿真，数据量大，仿真时间长，而且需进行多次仿真以提取设计参数，设计周期长。本文借助于Matlab中Simulink仿真软件的灵活性、直观性，在Simulink 中利用仿真模块搭建了全数字锁相环的仿真模型。利用仿真模块搭建了全数字锁相环的仿真模型，通过仿真达到了设计的目的，验证了此全数字锁相环能达到的各项功能要求。 关键词：锁相环，MATLAB，锁定，Simulink，频率合成 全数字锁相环 随着最近几年数字电路技术的发展，锁相环路在数字领域获得了越来越多的使用。与模拟锁相环相比，全数字锁相环不含无源器件、面积小、具有较强的抗噪声能力，锁定时间短，可以很方便地在各个工艺之间转换，重用性高，设计周期短。 方案介绍 全数字锁相环包括数字鉴相鉴频器（PDF）、数字滤波器（LPF）、数字振荡器（NCO）三部分，如下图12所示： 图1 全数字锁相环的仿真框图 由图12和图11的比较可以看出，全数字锁相环实际上是通过将模拟锁相环路替换成数字电路得到的。这意味着鉴相鉴频器（PDF）、环路低通滤波器（LPF）需要转换到离散系统。环路低通滤波器（LPF）可以通过一个希望的传输函数的拉普拉斯变换的z变换而得到。压控振荡器需要转换成数控振荡器（Numerically Controlled Oscilaator）。下面详细讨论鉴相鉴频器（PDF）、环路低通滤波器（LPF）以及数控振荡器（Numerically Controlled Oscilaator）模型的建立。 模型的建立 正和上述基于频率合成的模拟锁相环的仿真模型的建立相似，全数字锁相环仿真模型的建立也基于相同的算法： 锁相环闭环系统状态的变化依赖于PFD输出的相位误差。相位误差输出一次，锁相环状态改变一次；PFD不输出相位误差，锁相环里的所有信号均不改变状态。根据上

飞思卡尔锁相环

备战飞思卡尔智能车大赛.开始模块总结. 锁相环设置. 公式: PLLCLK=2*OSCCLK*(SYNR+1)/(REFDV+1), fbus=PLLCLK/2 void INIT_PLL(void) { CLKSEL &= 0x7f; //选用外部时钟.准备设置锁相环 PLLCTL &= 0x8F; //禁止锁相环 SYNR = 0xc9; //设置SYNR REFDV = 0x81; //设置REFDV PLLCTL |=0x70; //锁相环使能 asm NOP; asm NOP; //两个机器周期缓冲时间 while(!(CRGFLG&0x08)); //等待锁相环锁定 CLKSEL |= 0x80; //设置锁相环为时钟源 } 飞思卡尔XS128的PLL锁相环详细设置说明——关于如何提高总线工作频率PLL锁相环就相当于超频单片机超频的原因和PC机是个一道理。分频的主要原因是外设需要的工作频率往往远低于CPU/MEMORY这也和PC机南北桥的原理类似。总线频率设置过程 1、禁止总中断 2、寄存器CLKSEL(时钟选择寄存器)的第七位置0即CLKSEL_PLLSEL=0。选择时钟源为外部晶振OSCCLK(外接晶振频率)在PLL(锁相环)程序执行前内部总线频率为OSCCLK/2 3. PLLCTL_PLLON=1 打开PLL 4.设置SYNR时钟合成寄存器、REFDV时钟分频寄存器、POSTDIV三个寄存器的参数 5、_asm(nop) _asm(nop);加入两条空指令使锁相环稳定 6、while(!(CRGFLG_LOCK==1));//时钟校正同步 7、CLKSEL_PLLSEL=1; 下面详细说一下频率的计算一、时钟合成寄存器SYNR寄存器结构VCOFRQ[1:0]控制压控振动器VCO的增益默认值为00VCO的频率与VCOFRQ[1:0]对应表

锁相环Simulink仿真模型

锁相环学习总结 通过这段的学习，我对锁相环的一些基本概念、结构构成、工作原理、主要参数以及simulink 搭建仿真模型有了较清晰的把握与理解，同时，在仿真中也出现了一些实际问题，下面我将对这段学习中对锁相环的认识和理解、设计思路以及中间所遇到的问题作一下总结： 1. 概述 锁相环（PLL ）是实现两个信号相位同步的自动控制系统，组成锁相环的基本部件有检相器（PD ）、环路滤波器（LF ）、压控振荡器（VCO ），其结构图如下所示： 2. 锁相环的基本概念和重要参数指标 锁相是相位锁定的简称，表示两个信号之间相位同步。若两正弦信号如下所示： 相位同步是指两个信号频率相等，相差为一固定值。 ) (sin )sin()()(sin )sin()('t U t U t u t U t U t u o o o o o i i i i i θθωθθω=+==+=

当i ω=o ω，两个信号之间的相位差 为一固定值， 不 随时间变化而变化，称两信号相位同步。 当i ω≠o ω，两个信号的相位差 ，不论i θ 是否等于o θ，只要时间有变化，那么相位差就会随时间变化而 变化，称此时两信号不同步。若这两个信号分别为锁相环的输入和输出，则此时环路出于失锁状态。 当环路工作时，且输入与输出信号频差在捕获带范围之内，通过环路的反馈控制，输出信号的瞬时角频率)(t v ω便由o ω向i ω方向变化，总会有一个时刻使得i ω=o ω，相位差等于0或一个非常小的常数，那么此时称为相位锁定，环路处于锁定状态。若达到锁定状态后，输入信号频率变化，通过环路控制，输出信号也继续变化 并向输入信号频率靠近，相位差保持在一个固定的常数之内，则称环路此时为跟踪状态。锁定状态可以认为是静态的相位同步，而跟踪状态则为动态的相位同步。 环路从失锁进入到锁定状态称为捕获状态。 其他几个环路工作时的重要概念： 快捕带：能使环路快捕入锁的最大频差称为环路的快捕带，记为 L ω?，两倍的快捕带为快捕范围。 捕获带：能使环路进入锁定的最大固有频差，用P ω?表示，两倍的捕获带为捕获范围。 同步带：环路在所定条件下，可缓慢增加固有频差，直到环路失锁，把能够维持环路锁定的最大固有频差成为同步带，用H ω?， o i t t θθθθ-=-)()('o i o i t t t θθωωθθ-+-=-)()()('

基于Matlab的数字锁相环的仿真设计

基于Matlab的数字锁相环的仿真设计 摘要：锁相环是一个能够跟踪输入信号相位变化的闭环自动跟踪系统。它广泛应用于无线电的各个领域，并且，现在已成为通信、雷达、导航、电子仪器等设备中不可缺少的一部分。然而由于锁相环设计的复杂性，用SPICE对锁相环进行仿真，数据量大，仿真时间长，而且需进行多次仿真以提取设计参数，设计周期长。本文借助于Matlab中Simulink仿真软件的灵活性、直观性，在Simulink 中利用仿真模块搭建了全数字锁相环的仿真模型。先借助模拟锁相环直观形象、易于理解的特点，通过锁相环在频率合成方面的应用，先对模拟锁相环进行了仿真，对锁相环的工作原理进行了形象的说明。在模拟锁相环的基础上，重新利用仿真模块搭建了全数字锁相环的仿真模型，通过仿真达到了设计的目的，验证了此全数字锁相环完全能达到模拟锁相环的各项功能要求。 关键词：锁相环，压控振荡器，锁定，Simulink，频率合成，仿真模块 1引言 1932年法国的H.de Bellescize提出同步捡波的理论，首次公开发表了对锁相环路的描述。到1947年，锁相环路第一次应用于电视接收机的水平和垂直扫描的同步。到70年代，随着集成电路技术的发展，逐渐出现集成的环路部件、通用单片集成锁相环路以及多种专用集成锁相环路，锁相环路逐渐变成了一个成本低、使用简便的多功能组件，为锁相技术在更广泛的领域应用提供了条件。锁相环独特的优良性能使其得到了广泛的应用，其被普遍应用于调制解调、频率合成、电视机彩色副载波提取、FM立体声解码等。随着数字技术的发展，相应出现了各种数字锁相环，它们在数字信号传输的载波同步、位同步、相干解调等方面发挥了重要的作用。而Matlab强大的数据处理和图形显示功能以及简单易学的语言形式使Matlab在工程领域得到了非常广泛的应用，特别是在系统建模与仿真方面，Matlab已成为应用最广泛的动态系统仿真软件。利用MATLAB建模可以快速地对锁相环进行仿真进而缩短开发时间。 1.1选题背景与意义 Matlab是英文MATrix LABoratory（矩阵实验室）的缩写。1980年，时任美国新墨西哥大学计算机系主任的Cleve Moler教授在给学生讲授线性代数课程时，为使学生从繁重的数值计算中解放出来，用FORTRAN语言为学生编写了方便使用Linpack和Eispack的接口程序并命名为MATLAB，这便是MATLAB的雏形。经过几年的校际流

三相锁相环及仿真

三相锁相环及仿真Newly compiled on November 23, 2020

2三相电压软件锁相环仿真实现 锁相环有很多种方法，目前在电力电子装置实际应用中常用的锁相环技术是过零比较方式，就是通过硬件电路检测电网电压的过零点来获得相位差的信号，然后用硬件或者软件实现锁相。这种方案原理和结构都很简单，也易于工程上的实现。但是一个工频周期内电网电压只能检测到两个过零点，这限制了锁相环的锁相速度；而且,当电网侧电压中有含有的谐波或这三相不平衡时，这种方法就不能准确的确定基波正序的过零点了，进而而影响了锁相的精度[38]。 为了避免过零点检测方法带来的问题，本文采用三相软件锁相环(SPLL)[39]方法。电压合成矢量u s与d、q轴电压分量 u sd、u sq的关系图如图所示，对于三相电网，电压合成矢量u s的幅值是不变的，则q轴电压分量u sq反映了d轴电压分量u sd与电网电压合成矢量u s的相位关系。从图中可以看出，当u sq<0时，说明d轴超前u s，应该减小同步信号的频率；u sq>0时，说明d 轴滞后u s，此时应该增大同步信号频率；u sq＝0时，说明d轴与u s同相。可见，可以通过控制电网电压q轴分量u sq＝0恒成立，使电网电压合成矢量u s定向于d轴电压分量u sd，实现两者同相位，因此可以得到一个对电压矢量u s进行锁相的方法。 采集得到的压三相对称正弦相电压的瞬时值可以表示为： a m1 b m1 c m1 cos 2 cos() 3 2 cos() 3 u U u U u U θ θπ θπ ? ?= ? ? =- ? ? ? =+ ?? (2-36)式中，θ1=ω1t，为输入相位角，ω1为电网角频率；U m为电网电压幅值。 三相对称电压变换到两相静止坐标系α、β轴电压分量u sα、u sβ，两相静止αβ坐标系再经两相旋转坐标系变换后得到的d、q轴电压分量u sd、u sq可以表示为： sd m1 sq m1 cos() sin() u U u U θθ θθ =- ?? ?=- ?? (2-36) 式中，θ＝ωt，三相电压SPLL的输出相位角，ω输出角频率。 三相电压SPLL控制原理框图如图所示，图中线框里的变换相当于鉴相器，PI 调节器相当于环路滤波器，积分环节相当于压控振荡器。ω1为压控振荡器的固有频率，此处对应于电网额定频率， ω1=100π。通过q轴电压PI不断调节，使输出相位角θ跟随输入相位角θ1变化，即相 位角θ与A相电压相位同步变化。可以看出，SPLL控制原理简单明了，也方便于 采用DSP程序进行编程实现。 图电压矢量相位关系图 为验证三相SPLL控制原理的正确性，在采用DSP软件编程实现之前，本文先进行了仿真验证。图(a)中给出了电网相电压峰值为10V，A相初始相位为0，频率为50HZ时的锁相环仿真波形；图(b)给出了电网相电压峰值为10V，A相初始相位为30o，频率为51HZ时的锁相环仿真波

基于FPGA的三相锁相环实现_舒泽亮

电力电子技术ＰｏｗｅｒＥｌｅｃｔｒｏｎｉｃｓ 第３９卷第６期２００５年１２月 Ｖｏｌ．３９，Ｎｏ．６Ｄｅｃｅｍｂｅｒ，２００５ １引言 电力系统广泛应用的柔性交流输电系统（Ｆｌｅｘ－ ｉｂｌｅＡＣＴｒａｎｓｍｉｓｓｉｏｎＳｙｓｔｅｍｓ， 简称ＦＡＣＴＳ），如静止无功发生器（ＳＶＧ）、有源电力滤波器（ＡＰＦ） 、不间断电源（ＵＰＳ） 等，要求准确实时的系统电压相位信息，因此相位跟踪系统是上述系统重要的组成部分［１］。常用的相位跟踪系统采用过零比较锁相环（ＰＬＬ），它通过检测过零点来计算相位。由于过零点在每半个周期只出现一次，两点间不能获得相位信息，且过零点对谐波、不对称等干扰非常敏感，所以获得的检测结果，其 动静态特性差，误差大［２］。三相ＰＬＬ利用ｄ，ｑ坐标变换 检测相位和频率信息，动态特性较理想，能够满足实时性要求，对不对称、谐波也有较好的抗干扰能力。文 献［３］分析了电压存在不对称、 谐波、偏移等干扰时，对三相ＰＬＬ检测相位误差的影响。通过分离正序分量和负序分量，反馈正序电压分量表明，三相ＰＬＬ能够 获得更好的性能［４］， 但其算法比较复杂，一般采用ＤＳＰ技术以软件方式实现［５］。采用这种方法的优点比较灵活，但占用ＣＰＵ的时间多，性能受限。基于现场可编 程门阵列（ＦＰＧＡ） 硬件实现三相ＰＬＬ算法是一种全新的设计思想，它以纯硬件的方式并行处理，不占用 ＣＰＵ资源， 只要合理的设计就能使系统达到很高的性能。用户可根据需要对ＦＰＧＡ进行重新编程，在最短时间内，以较低的成本设计出自己的专用集成电路。 本文对三相ＰＬＬ的系统原理和基于ＦＰＧＡ实现的控制算法问题进行了研究。按照模块化的设计思想，采用ＶｅｒｉｌｏｇＨＤＬ语言设计出ｄ，ｑ坐标变换、ＰＩ调 节器、压控振荡器（ＶＣＯ）模块、ＡＤＣ驱动、ＳＰＷＭ输 出、键盘接口等模块。控制器在Ａｌｔｅｒａ公司ＣｙｃｌｏｎｅＥＰ１Ｃ６Ｑ２４０Ｃ８芯片的试验板上得到了验证。如果 ＦＰＧＡ中集成了应用系统的其它控制算法， 就能实现真正的片上系统，这种方式将成为下一代高性能ＦＡＣＴＳ装置控制器设计的一个新趋势。 ２三相ＰＬＬ基本工作原理 图１示出三相ＰＬＬ在离散时间域的结构。将电压采样信号ｕａ，ｕｂ，ｕｃ归一化为： ｕａ，ｂ，ｃ＝ｕａｕｂｕｃ!""#$%%&＝ｓｉｎθ ′ｓｉｎθ′－２３’(πｓｉｎθ′ ＋２３’) π!""""# $%%%%&（１）基于ＦＰＧＡ的三相锁相环实现 舒泽亮，郭育华，汤坚 （西南交通大学，四川成都６１００３１） 摘要：提出一种基于可编程逻辑阵列（ＦＰＧＡ）实现三相锁相环（ＰＬＬ）控制器的全数字化方案。在单片ＦＰＧＡ中，采用硬件描述语言ＶｅｒｉｌｏｇＨＤＬ实现了包括ｄ，ｑ坐标变换、ＰＩ调节器、压控振荡器（ＶＣＯ）模块及其它实验用模块的三相锁相环控制算法。基于Ｓｉｍｕｌｉｎｋ的仿真结果显示， 在三相电压频率突变时，三相锁相环对输入信号频率和相位锁定时间小于两个基波周期的，稳态误差小。基于ＦＰＧＡ硬件逻辑实现的三相锁相环控制器实验结果表明，在三相电压畸变的输入下，动态和静态特性良好，对非线性负载和测量引起的谐波、直流偏移等干扰也不敏感，这种控制器能够满足柔性速度系统（ＦＡＣＴＳ） 装置对电压和相位信息实时性和准确性的要求。关键词：变换器；控制器；锁相环控制／现场可编程门阵列中图分类号：ＴＭ７６ 文献标识码：Ａ 文章编号：１０００－１００Ｘ（２００５）０６－０１２６－０３ ＩｍｐｌｅｍｅｎｔａｔｉｏｎｏｆＦＰＧＡｂａｓｅｄＴｈｒｅｅＰｈａｓｅＰｈａｓｅ－ＬｏｃｋｅｄＬｏｏｐＳｙｓｔｅｍ ＳＨＵＺｅ－ｌｉａｎｇ，ＧＵＯＹｕ－ｈｕａ，ＴＡＮＧＪｉａｎ （ＳｏｕｔｈｗｅｓｔＪｉａｏｔｏｎｇＵｎｉｖｅｒｓｉｔｙ，Ｃｈｅｎｇｄｕ６１００３１，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ａｆｕｌｌｙｄｉｇｉｔｉｚｅｄｈａｒｄｗａｒｅｄｅｓｉｇｎｓｃｈｅｍｅｏｆｔｈｒｅｅｐｈａｓｅｐｈａｓｅ－ｌｏｃｋｅｄｌｏｏｐｃｏｎｔｒｏｌｌｅｒｂａｓｅｏｎａｆｉｅｌｄｐｒｏ－ｇｒａｍｍａｂｌｅｇａｔｅａｒｒａｙｓ（ＦＰＧＡ）ｉｓｐｒｅｓｅｎｔｅｄ．Ｔｈｉｓｓｃｈｅｍｅｉｎｔｅｇｒａｔｅｄｄ，ｑｔｒａｎｓｆｏｒｍａｔｉｏｎ，ＰＩｃｏｎｔｒｏｌｌｅｒ，ＶＣＯｍｏｄｕｌｅａｎｄｏｔｈｅｒｔｅｓｔｍｏｄｕｌｅｓｗｈｉｃｈｗｅｒｅａｌｌｗｒｉｔｔｅｎｉｎＶｅｒｉｌｏｇＨＤＬ．ＳｉｍｕｌａｔｉｏｎｒｅｓｕｌｔｓｂａｓｅｄｏｎＳｉｍｕｌｉｎｋｉｎｄｉｃａｔｅｔｈｅｔｈｒｅｅ－ｐｈａｓｅＰＬＬｃｏｎｔｒｏｌｌｅｒｃａｎｌｏｃｋｔｈｅｐｈａｓｅａｎｄｆｒｅｑｕｅｎｃｙｗｉｔｈｉｎｔｗｏｂａｓｉｃｐｅｒｉｏｄｓ．ＥｘｐｅｒｉｍｅｎｔａｌｒｅｓｕｌｔｓｖｅｒｉｆｙｔｈｉｓｃｏｎｔｒｏｌｌｅｒｂａｓｅｏｎＦＰＧＡｃａｎｐｒｏｖｉｄｅｓｓａｔｉｓｆｉｅｄｄｙｎａｍｉｃａｎｄｓｔａｔｉｃｐｅｒｆｏｒｍａｎｃｅｓｕｎｄｅｒａｂｅｒｒａｎｔｔｈｒｅｅｐｈａｓｅｖｏｌｔａｇｅｉｎｐｕｔｓａｎｄｈａｓｍｉｎｓｅｎｓｉ－ｔｉｖｅｗｉｔｈｈａｒｍｏｎｉｃｓａｎｄｕｎｂａｌａｎｃｅｄｖｏｌｔａｇｅｃａｕｓｅｄｂｙｔｈｅｎｏｎｌｉｎｅａｒｌｏａｄｃｏｎｄｉｔｉｏｎｓａｎｄｍｅａｓｕｒｅｍｅｎｔｅｒｒｏｒｓ．ＴｈｅｃｏｎｔｒｏｌｌｅｒｃａｎｓａｔｉｓｆｙｔｈｅＦｌｅｘｉｂｌｅＡＣＴｒａｎｓｍｉｓｓｉｏｎＳｙｓｔｅｍ（ＦＡＣＴＳ）ｅｑｕｉｐｍｅｎｔｓｗｉｔｈｒｅａｌｔｉｍｅａｎｄａｃｃｕｒａｃｙｒｅｑｕｉｒｅ－ｍｅｎｔｓ． Ｋｅｙｗｏｒｄｓ： ｃｏｎｖｅｒｔｅｒ；ｃｏｎｔｒｏｌｌｅｒ；ｐｈａｓｅ－ｌｏｃｋｅｄｌｏｏｐｃｏｎｔｒｏｌ／ＦＰＧＡ定稿日期：２００５－０２－１９ 作者简介：舒泽亮（１９７９－） ，男，四川德阳人，博士研究生，研究方向为电力系统补偿装置及其控制技术。 １２６

锁相环仿真(基于MATLAB)

锁相环仿真 1.锁相环的理论分析 1．1锁相环的基本组成 锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成，锁相环组成的原理框图如图示： 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。 1．2锁相环的工作原理 1.2.1鉴相器 锁相环中的鉴相器（PD）通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图示： 鉴相器的工作原理是：设外界输入的信号电压和压控振荡 器输出的信号电压分别为： 式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压u D为：

1.2.2 低通滤波器 低通滤波器（LF）的将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压u C（t）。即u C（t）为： 式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为： 即 则，瞬时相位差θd为 对两边求微分，可得频差的关系式为 上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，u c（t）为恒定值。当上式不等于零时，说明锁相环的相位还未锁定，输入信号和输出信号的频率不等，u c（t）随时间而变。 1.2.3 压控振荡器 压控振荡器（VCO）的压控特性如图示 该特性说明压控振荡器的振荡频率ωu以ω0为中心，随输入信号电压u c（t）线 性地变化，变化的关系如下：

PLL(锁相环)电路原理及设计 [收藏]

PLL(锁相环)电路原理及设计[收藏] PLL(锁相环)电路原理及设计 在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果采用PLL(锁相环)(相位锁栓回路，PhaseLockedLoop)技术，除了可以得到较广的振荡频率范围以外，其频率的稳定度也很高。此一技术常使用于收音机，电视机的调谐电路上，以及CD唱盘上的电路。 一PLL(锁相环)电路的基本构成 PLL(锁相环)电路的概要 图1所示的为PLL(锁相环)电路的基本方块图。此所使用的基准信号为稳定度很高的晶体振荡电路信号。 此一电路的中心为相位此较器。相位比较器可以将基准信号与VCO (Voltage Controlled Oscillator……电压控制振荡器)的相位比较。如果此两个信号之间有相位差存在时，便会产生相位误差信号输出。 (将VCO的振荡频率与基准频率比较，利用反馈电路的控制，使两者的频率为一致。) 利用此一误差信号，可以控制VCO的振荡频率，使VCO的相位与基准信号的相位(也即是频率)成为一致。 PLL(锁相环)可以使高频率振荡器的频率与基准频率的整数倍的频率相一致。由于，基准振荡器大多为使用晶体振荡器，因此，高频率振荡器的频率稳定度可以与晶体振荡器相比美。 只要是基准频率的整数倍，便可以得到各种频率的输出。 从图1的PLL(锁相环)基本构成中，可以知道其是由VCO，相位比较器，基准频率振荡器，回路滤波器所构成。在此，假设基准振荡器的频率为fr，VCO的频率为fo。 在此一电路中，假设frgt;fo时，也即是VC0的振荡频率fo比fr低时。此时的相位比较器的输出PD 会如图2所示，产生正脉波信号，使VCO的振荡器频率提高。相反地，如果frlt;fo时，会产生负脉波信号。

基于MATLAB的数字锁相环的仿真设计讲解

本科生毕业设计（申请学士学位） 论文题目基于Matlab的 数字锁相环的仿真设计 作者姓名 专业名称电子信息工程 指导教师 2014年5月

学生：（签字）学号： 答辩日期：2014 年 5 月24 日指导教师：（签字）

目录 摘要 (1) Abstract (1) 1 绪论 (2) 1.1 本文研究背景 (2) 1.2 本文研究意义 (2) 1.3 锁相环和仿真方式 (2) 1.3.1 锁相环 (2) 1.3.2 仿真方式 (2) 1.4 本文研究内容 (3) 2 模拟锁相环Matlab仿真 (3) 2.1 模拟锁相环方案 (3) 2.1.1 模拟鉴相器 (3) 2.1.2 模拟低通滤波器 (6) 2.1.3 模拟压控振荡器 (7) 2.2 模拟锁相环仿真 (8) 2.3 本章小结 (9) 3 数字锁相环Matlab仿真 (10) 3.1 数字锁相环方案 (10) 3.1.1 数字鉴相器 (10) 3.1.2 数字滤波器 (12) 3.1.3 数字压控振荡器 (13) 3.2 数字锁相环仿真 (14) 3.3 本章小结 (15) 4 总结与展望 (15) 参考文献 (16) 致谢 (18)

基于Matlab的数字锁相环的仿真设计 摘要：锁相环是一种能够自动跟踪信号相位并达到锁频目的的闭环负反馈系统。数字锁相环在无线电领域得到较广泛的应用和发展。而且已经成为雷达、通信、导航等各类电子信号产品不可替代的元器件之一。锁相环的窄带跟踪性能使其得到较广泛应用。因为锁相技术在实际应用中较为复杂，所以锁相环的设计通常采用仿真设计这种方式。本次设计采用Matlab这一软件进行辅助仿真设计，完全能达到设计预期的目标。Matlab中的Simulink仿真软件,具有很强的灵活性和直观性。本次设计所采用的方法是在simulink中搭建模拟锁相的模型，并对模拟锁相环的组成、结构、设计进行不断的分析和改进。然后根据模拟锁相环的原理进行改进，并搭建数字锁相环。 关键词：锁相环；自动跟踪；matlab；simulink Simulative design of digital phase-locked loop based on Matlab Abstract:PLL is the automatic tracking system of close loop atracking signal phase. It is widely used in various fields of radio. It has become an irreplaceable part of radar, communication, navigation and all kinds of electronicsignal device. PLL is able to be widely used. Because, it has unique narrow-band tracking performance. However, because of the complexity of phase lock technique, for the design of PLL have brought great difficulty. This design uses Matlab, the simulative software for design assistance, can completely meet the design expectations. Simulink simulative software on Matlab, has strong flexibility and intuitive. Methods used by this project is to build the analog phase locked in the Simulink model, and the composition, structure, design of analog phase-locked loop of continuous improvement and analysis. It improved according to the principle of analog PLL, build digital phase-locked loop in Simulink, and then reach the simulation design of digitalphase-locked loop based on Matlab the design objective . Key words: PLL, Automatic tracking, Matlab, simulink

三相锁相环及仿真

2三相电压软件锁相环仿真实现 锁相环有很多种方法，目前在电力电子装置实际应用中常用的锁相环技术是过零比较方式，就是通过硬件电路检测电网电压的过零点来获得相位差的信号，然后用硬件或者软件实现锁相。这种方案原理和结构都很简单，也易于工程上的实现。但是一个工频周期内电网电压只能检测到两个过零点，这限制了锁相环的锁相速度；而且,当电网侧电压中有含有的谐波或这三相不平衡时，这种方法就不能准确的确定基波正序的过零点了，进而而影响了锁相的精度[38]。 为了避免过零点检测方法带来的问题，本文采用三相软件锁相环(SPLL)[39]方法。电压合成矢量u s与d、q轴电压分量u sd、u sq的关系图如图所示，对于三相电网，电压合成矢量u s的幅值是不变的，则q轴电压分量u sq反映了d轴电压分量u sd与电网电压合成矢量u s的相位关系。从图中可以看出，当u sq<0时，说明d轴超前u s，应该减小同步信号的频率；u sq>0时，说明d轴滞后u s，此时应该增大同步信号频率；u sq＝0时，说明d 轴与u s同相。可见，可以通过控制电网电压q轴分量u sq＝0恒成立，使电网电压合成矢量u s定向于d轴电压分量u sd，实现两者同相位，因此可以得到一个对电压矢量u s进行锁相的方法。 采集得到的压三相对称正弦相电压的瞬时值可以表示为： a m1 b m1 c m1 cos 2 cos() 3 2 cos() 3 u U u U u U θ θπ θπ ? ?= ? ? =- ? ? ? =+ ?? (2-36)式中，θ1=ω1t，为输入相位角，ω1为电网角频率；U m为电网电压幅值。 三相对称电压变换到两相静止坐标系α、β轴电压分量u sα、u sβ，两相静止αβ坐标系再经两相旋转坐标系变换后得到的d、q轴电压分量u sd、u sq可以表示为： sd m1 sq m1 cos() sin() u U u U θθ θθ =- ?? ?=- ?? (2-36) 式中，θ＝ωt，三相电压SPLL的输出相位角，ω输出角频率。 三相电压SPLL控制原理框图如图所示，图中线框里的变换相当于鉴相器，PI调节器相当于环路滤波器，积分环节相当于压控振荡器。ω1为压控振荡器的固有频率，此处对应于电网额定频率，ω1=100π。通过q轴电压PI不断调节，使输出相位角θ跟随输入相位角θ1变化，即相位角θ与A相电压相位同步变化。可以看出，SPLL控制原理简单明了，也方便于采用DSP程序进行编程实现。 图电压矢量相位关系图 为验证三相SPLL控制原理的正确性，在采用DSP软件编程实现之前，本文先进行了仿真验证。图(a)中给出了电网相电压峰值为10V，A相初始相位为0，频率为50HZ 时的锁相环仿真波形；图(b)给出了电网相电压峰值为10V，A相初始相位为30o，频率为51HZ时的锁相环仿真波形。通过图(a)可以看出，正常条件下，锁相环锁相非常迅

基于同步旋转坐标变换的三相锁相环设计

基于同步旋转坐标变换的三相锁相环设计X 潘龙懿,李　治 (华北电力大学电力工程系,河北保定　071003) 摘　要:本文分析了有源电力滤波器需要实时检测正序基波电压的相位,作为计算和补偿标准。着重研究了基于同步旋转坐标变换的三相锁相环软件技术,分析了连续和离散数学模型,提出实现全数字化相位跟踪检测的方法。最后采用MA TLAB的定点符号工具箱和Sim ulink进行仿真。理论推导和仿真验证了所提方法在电压波形畸变时仍实时可有效检测出正序基波相位。 关键词:同步旋转坐标变换;锁相环;有源电力滤波器;定点仿真 0　引言 在对电网谐波治理和无功补偿装置的设计中,有源电力滤波器是非常重要的环节。锁相环技术广泛应用于电力电子装置的控制,用以获得瞬时相位信息,提高计算和补偿基准,其滤波和动态响应对提高有源电力滤波器性能至关重要。在存在电压畸变(如谐波、频率突变、相位突变)以及三相不平衡情况下,锁相环必须能够准确快速地锁定正序基波电压相位。过零比较锁相环〔1〕通过检测输入信号过零点来计算相位,但过零点检测对谐波和直流偏移非常敏感,且动态性能较差。 对于三相电网,采用提取单相的方法很难精确的实现dq0旋转坐标系与电网三相电压合成矢量的同步,必须综合三相电压的相位信息,采用三相软件同步的方法来实现相位同步,获取需要的基波电压相位〔1〕〔2〕〔3〕。 三相锁相环(Soft Phase-Locked Loop,即SPLL)在波形畸变、相位突变等条件下,都具有良好的抗干扰能力,更适合应用在电磁环境恶劣的有源电力滤波系统中〔3〕。它利用同步旋转坐标变换检测角频率和相位信息,动静态特性较理想,能够满足有源电力滤波器实时检测基波相位的要求;同时,通过合理设计控制器参数,它对零序和负序分量、谐波、直流偏移也有较好的抑制能力。 一些基于DSP的数字锁相的算法,利用反三角函数计算得到相位信息〔4〕。因求解反三角函数值是一项繁琐费时的计算,虽可用查找表来提高反三角函数的计算速度,则会引起计算精度的大幅度下降,带来不容忽视的计算误差。 本文在分析同步旋转坐标变换的原理基础上,提出实现全数字化相位跟踪检测的方法。详细阐述了SPLL的工作原理,提出通过延时反馈以提高相位跟踪精度以及通过归一化使PI增益为常数的基波频率和相位的检测方法,最后通过MAT LAB的Fixed Po int Too lbo x和SimuLink对该方法进行验证。仿真表明,该SPLL的稳态性能好,对畸变电压有很强的抑制作用,可应用于有源电力滤波器的实时相位检测。 1　三相锁相环基本原理 三相锁相环是一个相位误差反馈系统,由基于同步旋转坐标变换原理的数字鉴相器、低通滤波器和压控振荡器组成,其基本工作原理是数字鉴相器将输入的三相电压信号和SPLL内部同步信号的相位差转变为直流量,经过低通滤波器后去控制压控振荡器,从而调整系统内部信号的频率和相位,使之和输入电压的相位同步。 1.1　同步旋转坐标变换 同步旋转坐标变换实际上由从静止abc坐标系到A B0坐标系的变换和从A B0到dq0旋转坐标系的变换组成,变换原理图1 所示。 图1　同步旋转坐标变换 X收稿日期:2008-08-22 作者简介:潘龙懿(1983-),男,山东潍坊人,汉族,硕士,主要研究方向电压稳定和无功优化。